Sistema y método escalable de aceleración por hardware para almacenar y recuperar información
Identificadores
URI: http://hdl.handle.net/10902/8201Full record
Show full item recordSolicitante
Universidad de Cantabria
Date
2015Otros datos
Solicitud: 201500841 (20.11.2015)
Nº Pub. de Solicitud: ES2558952A1 (09.02.2016)
Nº de Patente: ES2558952B2 (30.06.2016)
También publicado como
Abstract:
La presente invención se refiere a un método y un sistema de aceleración por hardware para almacenar y recuperar información, que implementa un algoritmo de aprendizaje cortical a través de una red de conmutación de paquetes. El sistema comprende: un módulo codificador para proveer una entrada SDR y enviar paquetes multidifusión a ciertos módulos columnados conectados entre sí mediante la red de conmutación de paquetes; donde los módulos columnados comprenden a su vez: un encaminador, una pluralidad de módulos de memoria configurados para almacenar las entradas recibidas desde el encaminador y almacenar información de contexto; y un módulo de cálculo que calcula el solapamiento de las entradas, selecciona los módulos de memoria con mayor solapamiento, determina un contexto temporal para los módulos de memoria seleccionados y envía una predicción de salida del sistema a un módulo clasificador, el cual selecciona una salida del sistema entre un grupo de salidas preestablecidas, en función de dicha predicción.
Collections to which it belong
- D30 Patentes [15]