Show simple item record

dc.contributorUniversidad de Cantabria
dc.contributor.authorGregorio Menezo, Lucía 
dc.contributor.authorPuente Varona, Valentín 
dc.contributor.authorGregorio Monasterio, José Ángel 
dc.contributor.editorOficina Española de Patentes y Marcas (OEPM)es_ES
dc.date.accessioned2020-01-10T09:39:08Z
dc.date.available2020-01-10T09:39:08Z
dc.date.issued2017
dc.identifier.urihttp://hdl.handle.net/10902/17744
dc.description.abstractSistema y método de mantenimiento de coherencia caché en arquitecturas multiprocesador y multinúcleo. Se describe un sistema y un método que permiten mantener la coherencia caché en arquitecturas multiprocesador y multinúcleo mediante gestión de una serie de metadatos asociados a cada bloque de datos, de forma jerarquizada a nivel de núcleo, chip y sistema; denominados tokens. Para llevar a cabo el objeto de la invención, se implementa, asociado al último nivel de cache compartido en cada chip (LLC) una estructura D/F-LLC compuesta por un directorio y un filtro que contienen información sobre los bloques que están en la caches privadas de ese chip. Asimismo, asociado a cada controlador de memoria de cada chip, se implementa una estructura similar D/F-MEM con información sobre los bloques que están siendo utilizados por los diferentes chips.es_ES
dc.format.extent26 p.es_ES
dc.language.isospaes_ES
dc.titleSistema y método de mantenimiento de coherencia caché en arquitecturas multiprocesador y multinúcleoes_ES
dc.typeinfo:eu-repo/semantics/patentes_ES
dc.rights.accessRightsopenAccesses_ES
dc.description.otherSolicitud: 201731343 (21.11.2017)es_ES
dc.description.otherNº Pub. de Solicitud: ES2713579A1 (22.05.2019)es_ES


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record