| dc.contributor.advisor | Berrazueta Rasero, Laura de |  | 
| dc.contributor.author | Bezanilla Rodríguez, Juan Antonio |  | 
| dc.contributor.other | Universidad de Cantabria | es_ES | 
| dc.date.accessioned | 2016-11-14T08:36:25Z |  | 
| dc.date.available | 2016-11-14T08:36:25Z |  | 
| dc.date.issued | 2016-10 |  | 
| dc.identifier.uri | http://hdl.handle.net/10902/9575 |  | 
| dc.format.extent | 51 p. | es_ES | 
| dc.language.iso | spa | es_ES | 
| dc.rights | © Juan Antonio Bezanilla Rodríguez | es_ES | 
| dc.subject.other | Procesado intensivo de datos | es_ES | 
| dc.subject.other | System on chip | es_ES | 
| dc.subject.other | Zynq | es_ES | 
| dc.subject.other | Sistema de procesado | es_ES | 
| dc.subject.other | Lógica programable | es_ES | 
| dc.subject.other | lwIP | es_ES | 
| dc.subject.other | AXI DMA | es_ES | 
| dc.subject.other | Data intensive computing | es_ES | 
| dc.subject.other | Processing system | es_ES | 
| dc.subject.other | Programmable logic | es_ES | 
| dc.title | Transferencia a alta velocidad de tramas Ethernet entre el procesador y la lógica programable de dispositivos Zynq SoC de Xilinx | es_ES | 
| dc.title.alternative | High-speed transfer of Ethernet frames between processor and programmable logic of Xilinx Zynq SoC devices | es_ES | 
| dc.type | info:eu-repo/semantics/masterThesis | es_ES | 
| dc.rights.accessRights | restrictedAccess | es_ES | 
| dc.description.degree | Máster en Ingeniería de Telecomunicación | es_ES |