• Mi UCrea
    Ver ítem 
    •   UCrea
    • UCrea Investigación
    • Departamento de Tecnología Electrónica e Ing. Sistemas y Automática (TEISA)
    • D50 Proyectos de Investigación
    • Ver ítem
    •   UCrea
    • UCrea Investigación
    • Departamento de Tecnología Electrónica e Ing. Sistemas y Automática (TEISA)
    • D50 Proyectos de Investigación
    • Ver ítem
    JavaScript is disabled for your browser. Some features of this site may not work without it.

    Stability and performance assessment of single-phase T/4 PLLs with secondary control path in current sensorless bridgeless PFCs

    Ver/Abrir
    StabilityPerformance ... (1.525Mb)
    Identificadores
    URI: https://hdl.handle.net/10902/38312
    DOI: 10.1109/JESTPE.2018.2791360
    ISSN: 2168-6777
    ISSN: 2168-6785
    Compartir
    RefworksMendeleyBibtexBase
    Estadísticas
    Ver Estadísticas
    Google Scholar
    Registro completo
    Mostrar el registro completo DC
    Autoría
    Lamo Anuarbe, Paula; López Vidal, FelipeAutoridad Unican; Pigazo López, AlbertoAutoridad Unican; Azcondo Sánchez, Francisco JavierAutoridad Unican
    Fecha
    2018-06
    Derechos
    © 2018 IEEE. Personal use of this material is permitted. Permission from IEEE must be obtained for all other uses, in any current or future media, including reprinting/republishing this material for advertising or promotional purposes, creating new collective works, for resale or redistribution to servers or lists, or reuse of any copyrighted component of this work in other works.
    Publicado en
    IEEE Journal of Emerging and Selected Topics in Power Electronics, 2018, 6(2), 674-685
    Editorial
    Institute of Electrical and Electronics Engineers
    Enlace a la publicación
    https://doi.org/10.1109/JESTPE.2018.2791360
    Palabras clave
    Bridgeless
    Converter
    Feedback
    Phase-locked loop (PLL)
    Secondary control path
    Sensorless
    Stability
    Synchronization
    T/4
    Resumen/Abstract
    Bridgeless power factor correction (PFC) stages and the associated current shaping techniques require grid synchronization to ensure unity displacement power factor. In controllers with no current sensor, line current rebuilding algorithms are especially sensitive to synchronization issues. Phase-locked loops (PLLs) are used to synchronize the control of grid-connected converters, and may include a secondary control path to improve their dynamics in the case of grid disturbances. This paper presents linear models of T/4 PLLs with secondary control paths. The T /4 PLL structures are digitized and their performance evaluated. The stability conditions are determined. The PLL signal is utilized for current sensorless bridgeless PFCs, in the current estimation algorithm to reduce the estimation error, and as the reference in the current controller. The effect of the response of different PLLs on the PFC under grid disturbances is evaluated experimentally.
    Colecciones a las que pertenece
    • D50 Artículos [334]
    • D50 Proyectos de Investigación [445]

    UNIVERSIDAD DE CANTABRIA

    Repositorio realizado por la Biblioteca Universitaria utilizando DSpace software
    Contacto | Sugerencias
    Metadatos sujetos a:licencia de Creative Commons Reconocimiento 4.0 España
     

     

    Listar

    Todo UCreaComunidades y coleccionesFecha de publicaciónAutoresTítulosTemasEsta colecciónFecha de publicaciónAutoresTítulosTemas

    Mi cuenta

    AccederRegistrar

    Estadísticas

    Ver Estadísticas
    Sobre UCrea
    Qué es UcreaGuía de autoarchivoArchivar tesisAcceso abiertoGuía de derechos de autorPolítica institucional
    Piensa en abierto
    Piensa en abierto
    Compartir

    UNIVERSIDAD DE CANTABRIA

    Repositorio realizado por la Biblioteca Universitaria utilizando DSpace software
    Contacto | Sugerencias
    Metadatos sujetos a:licencia de Creative Commons Reconocimiento 4.0 España