• Mi UCrea
    Ver ítem 
    •   UCrea
    • UCrea Investigación
    • Departamento de Ingeniería Informática y Electrónica
    • D30 Proyectos de Investigación
    • Ver ítem
    •   UCrea
    • UCrea Investigación
    • Departamento de Ingeniería Informática y Electrónica
    • D30 Proyectos de Investigación
    • Ver ítem
    JavaScript is disabled for your browser. Some features of this site may not work without it.

    Cooperative CPU, GPU, and FPGA heterogeneous execution with EngineCL

    Ver/Abrir
    CooperativeCPUGPU.pdf (526.5Kb)
    Identificadores
    URI: https://hdl.handle.net/10902/35074
    DOI: 10.1007/s11227-019-02768-y
    ISSN: 0920-8542
    ISSN: 1573-0484
    Compartir
    RefworksMendeleyBibtexBase
    Estadísticas
    Ver Estadísticas
    Google Scholar
    Registro completo
    Mostrar el registro completo DC
    Autoría
    Dávila Guzmán, María Angélica; Nozal, RaúlAutoridad Unican; Gran Tejero, Rubén; Villarroya-Guadó, María; Suárez Gracia, Darío; Bosque Orero, José LuisAutoridad Unican
    Fecha
    2019-03
    Derechos
    © Springer Science+Business Media, LLC, part of Springer Nature 2019. This version of the article has been accepted for publication, after peer review (when applicable) and is subject to Springer Nature's AM terms of use, but is not the Version of Record and does not reflect post-acceptance improvements, or any corrections. The Version of Record is available online at: http://dx.doi.org/10.1007/s11227-019-02768-y
    Publicado en
    Journal of Supercomputing, 2019, 75(3), 1732-1746
    Editorial
    Kluwer Academic Publishers
    Enlace a la publicación
    https://doi.org/10.1007/s11227-019-02768-y
    Palabras clave
    Heterogeneous scheduling
    FPGA
    Load Balancing
    OpenCL
    Resumen/Abstract
    Heterogeneous systems are the core architecture of most of the high-performance computing nodes, due to their excellent performance and energy efficiency. However, a key challenge that remains is programmability, specifically, releasing the programmer from the burden of managing data and devices with different architectures. To this end, we extend EngineCL to support FPGA devices. Based on OpenCL, EngineCL is a high-level framework providing load balancing among devices. Our proposal fully integrates FPGAs into the framework, enabling effective cooperation between CPU, GPU, and FPGA. With command overlapping and judicious data management, our work improves performance by up to 96% compared with single-device execution and delivers energy-delay gains of up to 37%. In addition, adopting FPGAs does not require programmers to make big changes in their applications because the extensions do not modify the user-facing interface of EngineCL.
    Colecciones a las que pertenece
    • D30 Artículos [97]
    • D30 Proyectos de Investigación [116]

    UNIVERSIDAD DE CANTABRIA

    Repositorio realizado por la Biblioteca Universitaria utilizando DSpace software
    Contacto | Sugerencias
    Metadatos sujetos a:licencia de Creative Commons Reconocimiento 4.0 España
     

     

    Listar

    Todo UCreaComunidades y coleccionesFecha de publicaciónAutoresTítulosTemasEsta colecciónFecha de publicaciónAutoresTítulosTemas

    Mi cuenta

    AccederRegistrar

    Estadísticas

    Ver Estadísticas
    Sobre UCrea
    Qué es UcreaGuía de autoarchivoArchivar tesisAcceso abiertoGuía de derechos de autorPolítica institucional
    Piensa en abierto
    Piensa en abierto
    Compartir

    UNIVERSIDAD DE CANTABRIA

    Repositorio realizado por la Biblioteca Universitaria utilizando DSpace software
    Contacto | Sugerencias
    Metadatos sujetos a:licencia de Creative Commons Reconocimiento 4.0 España