Amplificador de potencia de alta eficiencia y banda ancha para aplicación en los sistemas de navegación Galileo
High-efficiency wideband power amplifier for application in Galileo navigation systems
Ver/ Abrir
Identificadores
URI: https://hdl.handle.net/10902/30038Registro completo
Mostrar el registro completo DCAutoría
Pérez San Miguel, AnaFecha
2023-09-22Director/es
Derechos
© Ana Pérez San Miguel
Disponible después de
2026-09-22
Resumen/Abstract
Entre los requisitos actuales a imponer a la carga útil de radiofrecuencia (RF) de los sistemas de comunicaciones satelitales, el caso por ejemplo de los sistemas de navegación y posicionamiento global Galileo, destacan la alta potencia de salida junto a cada vez más elevadas prestaciones en linealidad y eficiencia, con un papel fundamental a desempeñar por el amplificador de potencia. En el caso de las implementaciones basadas en dispositivos de estado sólido, vienen ganando cada vez más protagonismo la tecnología HEMT en Nitruro de Galio (GaN), las topologías circuitales avanzadas que permiten minimizar las pérdidas de potencias y las arquitecturas de transmisión basadas en la modulación dinámica de la alimentación o la impedancia de carga (seguimiento de envolvente, Doherty, outphasing, etc.).
El objetivo de este Trabajo Fin de Grado es el análisis de las potencialidades y el diseño de un amplificador de potencia en tecnología GaN HEMT capaz de operar de modo eficiente y con potencia de salida aproximadamente constante en las bandas E5 (1.164 - 1.215 GHz) y E6 (1.26 - 1.30 GHz) del sistema Galileo. Para ello se hará uso de los modos generalizados o continuos de operación clase E sobre un transistor empaquetado comercial de última generación, no necesariamente cualificado para espacio, así como de redes pasivas basadas en elementos concentrados (bobinas y condensadores). Aunque no constituya un requisito fundamental de diseño, se seleccionará una topología que permita la operación del amplificador bajo condición de carga variable, de cara a una posible utilización del amplificador diseñado en una arquitectura tipo outphasing/Chireix o Load-Modulated Balanced Amplifier (LMBA).
Aunque el TFG se centrará en actividades de estudio y simulación, se implementará la topología circuital seleccionada y se caracterizará de forma apropiada para verificar sus prestaciones. Se persigue alcanzar valores en eficiencia que sean competitivas con el estado de la técnica.
Among the current requirements to be imposed on the radio frequency (RF) payload of satellite communication systems, such as the case of the Galileo global navigation and positioning systems, high output power, as well as increasingly higher linearity and efficiency, stand out. The power amplifier plays a fundamental role in meeting these requirements. In the case of solid-state device-based implementations, Gallium Nitride (GaN) High Electron Mobility Transistor (HEMT) technology has been gaining more and more prominence, along with advanced circuit topologies that minimize power losses, and transmission architectures based on dynamic bias or load impedance modulation (envelope tracking, Doherty, outphasing, etc.).
The objective of this Bachelor's Thesis is the analysis of the potentials and the design of a power amplifier using GaN HEMT technology capable of operating efficiently and with approximately constant output power in the E5 (1.164 - 1.215 GHz) and E6 (1.26 - 1.30 GHz) bands of the Galileo system. To achieve this, generalized or continuous class-E operation modes will be employed on a last-generation commercially packaged transistor, not necessarily qualified for space, as well as passive networks based on lumped elements (inductors and capacitors). Although it is not a fundamental design requirement, a topology will be selected to allow the amplifier to operate under variable load conditions, considering the potential utilization of the designed amplifier in an outphasing/Chireix or Load-Modulated Balanced Amplifier (LMBA) architecture.
Although the Bachelor's Thesis will focus on study and simulation activities, the selected circuit topology will be implemented and appropriately characterized to verify its performance. The aim is to achieve efficiency levels that are competitive with the state-of-the-art.