Mostrar el registro sencillo

BISTs basados en operaciones de suma aritmétrica para circuitos digitales con estructura "pipeline" : realización automatizada utilizando VHDL

dc.contributor.advisorSolana Quirós, José Manuel 
dc.contributor.authorDosal Renedo, Raúl
dc.contributor.otherUniversidad de Cantabriaes_ES
dc.date.accessioned2023-01-10T11:31:30Z
dc.date.available2023-01-10T11:31:30Z
dc.date.issued2010-10
dc.identifier.urihttps://hdl.handle.net/10902/27108
dc.format.extent78 p.es_ES
dc.language.isospaes_ES
dc.rights© Raúl Dosal Renedoes_ES
dc.titleBISTs basados en operaciones de suma aritmétrica para circuitos digitales con estructura "pipeline" : realización automatizada utilizando VHDLes_ES
dc.title.alternativeBISTs based on arithmetic additions for digital circuits with pipeline structure : automated realization using VHDLes_ES
dc.typeinfo:eu-repo/semantics/bachelorThesises_ES
dc.rights.accessRightsrestrictedAccesses_ES
dc.description.degreeIngeniería técnica de Telecomunicaciónes_ES


Ficheros en el ítem

Thumbnail
Nombre:
327247.pdf
Tamaño:
1.413Mb
Formato:
PDF

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo