dc.contributor.advisor | Villar Bonet, Eugenio, 1957- | |
dc.contributor.author | Saiz Orza, Laura | |
dc.contributor.other | Universidad de Cantabria | es_ES |
dc.date.accessioned | 2021-10-11T08:30:52Z | |
dc.date.available | 2021-10-11T08:30:52Z | |
dc.date.issued | 2021-09-30 | |
dc.identifier.uri | http://hdl.handle.net/10902/22725 | |
dc.description.abstract | RESUMEN: Desde 2010 se encuentra disponible un nuevo Instruction Set Architecture (ISA) conocido como RISC-V, que destaca principalmente por tratarse de una arquitectura abierta, cuyo principal objetivo es convertirse en universal y que persista. Dicho objetivo ha hecho que el desarrollo de los aspectos técnicos de RISC-V esté condicionado por su propósito de persistencia. En esta tesis fin de máster se realizará un estudio de la arquitectura RISC-V, cuáles son sus características principales y qué recursos software y hardware podemos encontrar actualmente. Para ello, se estudia el diseño y las características del ISA RISC-V, así como la diferencia de otras arquitecturas existentes. También se analiza los system on chip (SoCs) que hay actualmente disponibles para una plataforma especifica de RISC-V como es PULPissimo de la cual se hace un estudio detallado de su memoria y y sus características. Por otro lado, estudiaremos qué tipo de software hay para RISCV, tanto sistemas operativos como herramientas para desarrolladores. Por último, aplicaremos parte de los conocimientos adquiridos y del estudio realizado anteriormente | es_ES |
dc.description.abstract | ABSTRACT: Since 2010, a new Instruction Set Architecture (ISA) known as RISC-V has been available, which stands out mainly for being an open architecture, whose main objective is to become universal and to persist. This objective has made the development of the technical aspects of RISC-V conditioned by its purpose of persistence. In this master's thesis, a study of the RISC-V architecture will be carried out, the results are its main characteristics and what software and hardware resources we can currently find. For it, the design and characteristics of ISA RISC-V are studied, as well as the difference from other existing architectures. It also analyzes the system on chip (SoCs) that are currently available for a specific RISC-V platform such as PULPissimo, of which a detailed study of its memory and its characteristics is made. On the other hand, we will study what kind of software there is for RISCV, both operating systems and tools for developers. Finally, we will apply part of the knowledge acquired and the study carried out previously. | es_ES |
dc.format.extent | 60 p. | es_ES |
dc.language.iso | spa | es_ES |
dc.rights | © Laura Saiz Orza | es_ES |
dc.title | Implementación de un procesador RISC-V sobre FPGA ZCU102 | es_ES |
dc.title.alternative | Implementation of a RISC-V processor on FPGA ZCU102 | es_ES |
dc.type | info:eu-repo/semantics/masterThesis | es_ES |
dc.rights.accessRights | restrictedAccess | es_ES |
dc.description.degree | Máster en Ingeniería de Telecomunicación | es_ES |