Acelerando PageRank con ZCU102-ES2 FPGA

Abstract

El siguiente proyecto trata de plantear y poner en práctica un procedimiento de optimización de algoritmos de grafos ejecutados sobre una FPGA. Para ello, se evaluarán de manera teórica los distintos problemas que aparecen en el desarrollo e implementación de los programas, tanto desde el punto de vista del hardware como del software, y se explicarán las soluciones por defecto que se han ido aplicando hasta el día de hoy. Después se pasará a un caso práctico. Implementaremos el algoritmo de valoración de nodos comúnmente llamado PageRank y, tras definir su funcionamiento y una simplificación matemática, pasaremos a programarlo sin sistema operativo sobre un único procesador de la FPGA, obteniendo su tiempo base de ejecución. Más tarde, se utilizarán distintas técnicas ofrecidas por el software de Vivado HLx para reducir dicho tiempo de ejecución y obtener un algoritmo de grafos optimizado, de tal manera que los archivos de entrada que la placa pueda soportar sean de una escala similar a los utilizados en el mundo real. Para terminar, pondremos en práctica una solución multiprocesador en la que no interviene ningún sistema operativo, abriendo la puerta a su posible incorporación en una investigación futura.