• Mi UCrea
    Ver ítem 
    •   UCrea
    • UCrea Investigación
    • Departamento de Ingeniería Informática y Electrónica
    • D30 Congresos
    • Ver ítem
    •   UCrea
    • UCrea Investigación
    • Departamento de Ingeniería Informática y Electrónica
    • D30 Congresos
    • Ver ítem
    JavaScript is disabled for your browser. Some features of this site may not work without it.

    Lagarto I RISC-V Multi-core: Research Challenges to Build and Integrate a Network-on-Chip

    Ver/Abrir
    5. Leyva - CCIS'19 - ... (450.4Kb)
    Identificadores
    URI: http://hdl.handle.net/10902/18431
    ISSN: 1865-0929
    Compartir
    RefworksMendeleyBibtexBase
    Estadísticas
    Ver Estadísticas
    Google Scholar
    Registro completo
    Mostrar el registro completo DC
    Autoría
    Leyva-Santes, Neiel; Pérez Gallardo, IvánAutoridad Unican; Hernández-Calderón, César A.; Vallejo Gutiérrez, EnriqueAutoridad Unican; Moretó, Miquel; Beivide Palacio, RamónAutoridad Unican; Ramírez-Salinas, Marco A.; Villa-Vargas, Luis A.
    Fecha
    2019
    Derechos
    © Springer. This is a post-peer-review, pre-copyedit version of an article published in Communications in Computer and Information Science. The final authenticated version is available online at: https://doi.org/10.1007/978-3-030-38043-4_20
    Publicado en
    CCIS, volume 1151, pp 237-248
    Editorial
    Springer Verlag
    Enlace a la publicación
    https://doi.org/10.1007/978-3-030-38043-4_20
    Palabras clave
    Multi- and Many -core
    Multiprocessors RISC-V
    Interconnection networks
    Resumen/Abstract
    Current compute-intensive applications largely exceed the resources of single-core processors. To face this problem, multi-core processors along with parallel computing techniques have become a solution to increase the computational performance. Likewise, multi-processors are fundamental to support new technologies and new science applications challenges. A specific objective of the Lagarto project developed at the National Polytechnic Institute of Mexico is to generate an ecosystem of high-performance processors for the industry and HPC in Mexico, supporting new technologies and scientific applications. This work presents the first approach of the Lagarto project to the design of multi-core processors and the research challenges to build an infrastructure that allows the flagship core of the Lagarto project to scale to multi- and many-cores. Using the OpenPiton platform with the Ariane RISC-V core, a functional tile has been built, integrating a Lagarto I core with memory coherence that executes atomic instructions, and a NoC that allows scaling the project to many-core versions. This work represents the initial state of the design of mexican multi-and many-cores processors.
    Colecciones a las que pertenece
    • D30 Congresos [57]

    UNIVERSIDAD DE CANTABRIA

    Repositorio realizado por la Biblioteca Universitaria utilizando DSpace software
    Contacto | Sugerencias
    Metadatos sujetos a:licencia de Creative Commons Reconocimiento 4.0 España
     

     

    Listar

    Todo UCreaComunidades y coleccionesFecha de publicaciónAutoresTítulosTemasEsta colecciónFecha de publicaciónAutoresTítulosTemas

    Mi cuenta

    AccederRegistrar

    Estadísticas

    Ver Estadísticas
    Sobre UCrea
    Qué es UcreaGuía de autoarchivoArchivar tesisAcceso abiertoGuía de derechos de autorPolítica institucional
    Piensa en abierto
    Piensa en abierto
    Compartir

    UNIVERSIDAD DE CANTABRIA

    Repositorio realizado por la Biblioteca Universitaria utilizando DSpace software
    Contacto | Sugerencias
    Metadatos sujetos a:licencia de Creative Commons Reconocimiento 4.0 España