Mostrar el registro sencillo

Design and implementation of ADPLL (All Digital Phase Lock Loop)

dc.contributor.advisorWei, Tao
dc.contributor.authorGregorio Sainz, Eduardo
dc.contributor.otherUniversidad de Cantabriaes_ES
dc.date.accessioned2018-07-26T07:24:42Z
dc.date.available2018-07-26T07:24:42Z
dc.date.issued2018-07-13
dc.identifier.urihttp://hdl.handle.net/10902/14186
dc.format.extent55 p.es_ES
dc.language.isoenges_ES
dc.rights© Eduardo Gregorio Sainzes_ES
dc.titleDesign and implementation of ADPLL (All Digital Phase Lock Loop)es_ES
dc.typeinfo:eu-repo/semantics/masterThesises_ES
dc.rights.accessRightsrestrictedAccesses_ES
dc.description.degreeMáster en Ingeniería de Telecomunicaciónes_ES


Ficheros en el ítem

Thumbnail
Nombre:
409480.pdf
Tamaño:
12.93Mb
Formato:
PDF

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo