Desarrollo y evaluación de un codificador hardware-friendly para sistemas htm

Abstract

RESUMEN: Hierarchical Temporal Memory (HTM) es un paradigma de corte conexionista soportado por una serie de suposiciones basadas en evidencias empíricas sobre el funcionamiento del neocórtex derivadas de la neuroanatomía y neurofisiología que son manifestadas mediante un modelo computacional coherente con ellas. Los sistemas basados en HTM permiten abordar problemas de clasificación, predicción y detección de anomalías, además de realimentar la las teorías en las que se basa. HTM usa una representación dispersa de datos denominada Sparse Distributed Representation (SDR), en contraposición a las representaciones densas usadas por los computadores actuales. Los codificadores juegan un importante papel dentro de HTM, capturando la semántica de los datos de entrada y adaptándolos para poder ser usados dentro del modelo computacional en forma de SDRs. En este proyecto se propondrá y evaluará un codificador para escalares hardwarefriendly que podría ser usado en implementaciones hardware de HTM.

ABSTRACT: Hierarchical Temporal Memory (HTM) is a connectionist paradigm supported by a series of suppositions based on empirical evidence on the functioning of the neocortex derived from neuroanatomy and neurophysiology that are manifested by a computational model coherent with them. HTM-based systems allow us to address problems of classification, prediction and detection of anomalies, as well as to re-feed the theories on which it is based. HTM uses a sparse representation of data called Sparse Distributed Representation (SDR), as opposed to the dense representations used by current computers. Encoders play an important role within HTM, capturing the semantics of input data and adapting them to be used within the computational model in the form of SDRs. This project will propose and evaluate a hardware-friendly scalar encoder that could be used in HTM hardware implementations.