Visualizar por autor "Puente Varona, Valentín"

xmlui.themes.about.link

Mostrando ítems 1-16 de 16

Desarrollo y evaluación de un codificador hardware-friendly para sistemas htm

Taranco Serna, Raúl (2017-09-08)
Encaminador de mensajes para redes de interconexión de sistemas multiprocesador.

Abad Fidalgo, Pablo; Puente Varona, Valentín; Prieto Torralbo, Pablo; Gregorio Monasterio, José Ángel (2007)
Encaminador de paquetes para sistemas multiprocesador.

Abad Fidalgo, Pablo; Puente Varona, Valentín; Gregorio Monasterio, José Ángel (2010)
Fast, Accurate Processor Evaluation Through Heterogeneous, Sample-Based Benchmarking

Prieto Torralbo, Pablo; Abad Fidalgo, Pablo; Gregorio Monasterio, José Ángel; Puente Varona, Valentín (IEEE Computer Society, 2021-05-17)
Impacto del subsistema de comunicación en el rendimiento de los computadores paralelos: desde el hardware hasta las aplicaciones

Puente Varona, Valentín (Universidad de Cantabria, 2007-03-27)
Jerarquía de memoria escalable para sistemas multiprocesador en chip

Prieto Torralbo, Pablo (2014-03-21)
Mecanismo de encaminamiento tolerante a fallos altamente escalable.

Puente Varona, Valentín; Gregorio Monasterio, José Ángel; Valle Alonso, Fernando; Beivide Palacio, Ramón (2005)
Memory hierarchy characterization of NoSQL applications through full-system simulation

Colaso Diego, Adrián; Prieto Torralbo, Pablo; Herrero Velasco, José Ángel; Abad Fidalgo, Pablo; Gregorio Menezo, Lucía; Puente Varona, Valentín; Gregorio Monasterio, José Ángel (IEEE Computer Society, 2018-05)
Microarquitecturas dinámicas con apilamiento 3D

Colaso Diego, Adrián (2012-07-16)
New scalable cache coherence protocols for on-chip multiprocessors

Gregorio Menezo, Lucía (2014-05-28)
Packet router for multiprocessor systems.

Abad Fidalgo, Pablo; Puente Varona, Valentín; Gregorio Monasterio, José Ángel (2011)
Scalable hardware-based acceleration system and method for storing and recovering information

Gregorio Monasterio, José Ángel; Puente Varona, Valentín (2016)
Simulación en arquitectura de computadores asistida por GPGPU

Aguilar Afane, Eduardo José (2009-12-17)
Sistema y método de mantenimiento de coherencia caché en arquitecturas multiprocesador y multinúcleo

Gregorio Menezo, Lucía; Puente Varona, Valentín; Gregorio Monasterio, José Ángel (2017)
Sistema y método escalable de aceleración por hardware para almacenar y recuperar información

Gregorio Monasterio, José Ángel; Puente Varona, Valentín (2015)
Superando las limitaciones del apilado vertical meciante nuevas arquitecturas de red en chip

Vega Ruiz, Alfonso de la (2014-09)