# Control del Sweet-spot de IMD en dispositivos FET usando una Resistencia de Polarización de Puerta

Carmen Gómez\*, José Ángel García\* y José C. Pedro\*\*

\*Departamento de Ingeniería de Comunicaciones Universidad de Cantabria (ESPAÑA) e-mail:carmen@dicom.unican.es joseangel.garcia@unican.es

Abstract- In this paper, the use of a gate bias resistor is proposed for conforming a wide linearity sweet-spot in class B or C amplifiers based on junction FET technologies. An illustrative E-pHEMT transistor has been characterized in terms of its intermodulation distortion (IMD) behaviour versus input power, paying particular attention to the evolution of the gate-to-source voltage where the sweet-spot appears. The DC current, resulting from rectification of large gate-to-source voltage swings, has also been studied. It proved to be useful as an element for dynamically adjusting  $V_{GS}$  with the RF power level, through the addition of an adequate resistor in the DC path. Finally, experimental results of this sweet-spot enhancement in both B and C amplifying classes are shown, either using the classical two-tone excitation or a real IS-95 modulated signal.

## I. INTRODUCCIÓN

Los sistemas de comunicaciones digitales exigen altos requisitos de linealidad en las etapas de RF. En muchas ocasiones se requiere además un bajo consumo de potencia. Por esta razón, gran parte del esfuerzo de diseño está dirigido a resolver el compromiso existente entre linealidad y eficiencia en los amplificadores de potencia de estas etapas [1].

Actualmente las técnicas de linealización a nivel de dispositivo, basadas en el control preciso del comportamiento de IMD de los transistores [2], están atrayendo un enorme interés. Así se ha demostrado como polarizando el dispositivo en puntos de bajos niveles de intermodulación (sweet-spots) en régimen de gran señal, es posible conseguir características de linealidad típicas de amplificadores clase AB con eficiencias propias de amplificadores clase C [3]. Sin embargo estos sweet-spots presentan una gran sensibilidad a diferentes parámetros [4], así por ejemplo solo se observan en un rango de potencias de entrada limitado, lo que puede en ocasiones restringir el tipo de aplicaciones en las que pueden ser empleados.

En este artículo se propone el uso de una resistencia de polarización en la puerta del dispositivo FET de unión con objeto de ensanchar el sweet-spot y de esta manera hacerlo menos sensible al valor de la potencia de entrada. En primer lugar se presenta la caracterización en términos de intermodulación de un transistor E-pHEMT (Enhancement mode Pseudomorphic High Electron Mobility Transistor), mostrando la evolución de la potencia de IMD con la  $P_{in}$ 

\*\*Instituto de Telecomunicações Universidad de Aveiro (PORTUGAL) e-mail : jcpedro@det.ua.pt

para distintos puntos de polarización (clases C, B y A de operación). Se estudia entonces la posición ( $V_{GS}$ ) donde aparece el sweet-spot de gran señal para cada valor de la potencia de entrada. Después se presenta la posibilidad de controlar dinámicamente la tensión  $V_{GS}$  del transistor mediante la utilización de una resistencia en el camino de DC de puerta del dispositivo. Finalmente se muestran las mejoras en términos de linealidad obtenidas al utilizar esta solución cuando un transistor polarizado en las regiones C y B es excitado con dos tonos y con una señal IS-95.

### II. COMPORTAMIENTO DE LOS TRANSISTORES E-PHEMT EN GRAN SEÑAL

En la actualidad, la tecnología de transistores E-pHEMT está despertando un enorme interés en aplicaciones móviles, dado que precisa únicamente de una fuente de alimentación positiva. Otros dispositivos de GaAs tales como los MESFETs o los HEMT de deplexión precisan polarización positiva en drenador y negativa en puerta, lo que provoca un incremento en la complejidad, el tamaño y el coste de los circuitos.

Se caracterizó el comportamiento gran señal de un dispositivo E-pHEMT, el transistor ATF-54143 de Agilent Technologies, utilizando para ello una señal de excitación formada por dos tonos centrados en 900 y 900.5 MHz respectivamente.

En la Fig. 1. se muestra la evolución del nivel de potencia de IMD con la tensión  $V_{GS}$  y la  $P_{in}$ . Se distinguen tres tipos de características de potencia. En primer lugar, para tensiones  $V_{GS}$  por debajo de pinch-off, clase C, aparecen sweet-spots de gran señal. Después, para  $V_{GS}$  ligeramente superiores a la tensión de pinch-off, clase AB, la potencia de IMD se mantiene prácticamente plana en la transición de régimen de pequeña a gran señal. Finalmente, para valores de  $V_{GS}$  mayores, clase A, el nivel de potencia de IMD siempre crece. El comportamiento gran señal de este tipo de dispositivos se asemeja más que al de los pHEMT, al de los transistores MESFET [2], [5].

Como puede verse, el sweet-spot de gran señal únicamente aparece en esta tecnología para transistores polarizados en clase C de acuerdo a la notación utilizada en [2]. Tal y como se comentó anteriormente el principal problema que presenta este tipo de sweet-spots es su sensibilidad a las condiciones de operación, en particular a la potencia de entrada del dispositivo.



Fig. 1. Evolución del nivel de potencia de IMD con la  $P_{in}$  para diferentes valores de  $V_{GS}$  y  $V_{DS} = 3 V$ .

# III. CONTROL DEL SWEET-SPOT DE GRAN SEÑAL CON LA RESISTENCIA DE POLARIZACIÓN DE PUERTA

Si se observa la evolución del sweet-spot de gran señal con  $V_{GS}$  y  $P_{in}$ , ver Fig. 2., pueden distinguirse fácilmente dos regiones de operación [5]. Para niveles de potencia de entrada por debajo de -8 *dBm*, la tensión  $V_{GS}$  para la que aparece el sweet-spot no varía; sin embargo a medida que la  $P_{in}$  aumenta, la posición del sweet-spot se hace fuertemente dependiente del valor de  $V_{GS}$ .



Fig. 2. Evolución de la posición del sweet-spot de gran señal con la potencia de entrada *P*<sub>in</sub>.

El sweet-spot de pequeña señal (nulo del coeficiente de tercer orden de la expansión en serie de Taylor de  $i_{DS}(v_{GS}, v_{DS})$ ) que aparece en los transistores FET polarizados en clase B,  $V_{GS} = V_{pinch-off}$ , es independiente del nivel de señal de entrada que se aplique al dispositivo. Sin embargo el caso del sweet-spot de gran señal que aparece en los transistores polarizados en clase C,  $V_{GS} < V_{pinch-off}$ , es diferente ya que tal y como se ha podido comprobar, su posición es función de la  $P_{in}$ . Cada mínimo de IMD de gran señal queda definido por tanto para un determinado nivel de potencia de entrada  $P_{in}$  y una tensión  $V_{GS}$ . Ajustando dinámicamente el valor de  $V_{GS}$  con la  $P_{in}$  podría llegarse a

conseguir un sweet-spot de gran señal estable en un rango de potencias de entrada mayor.

La corriente de DC que aparece en puerta debido a la conducción de la unión puerta-fuente puede emplearse para ajustar dinámicamente la tensión de polarización de puerta. Considerando que la característica de la unión Schottky se puede aproximar linealmente a tramos (ver Fig. 3), que la tensión intrínseca de la unión es  $V_{bi}$  y su conductancia dinámica  $G_{gs}$ , y que se la excita con una señal  $v_{GS}(t)$  formada por dos tonos:

$$v_{GS}(t) = V_{gs} \cdot \cos(w_1 t) + V_{gs} \cdot \cos(w_2 t) + V_{GS}$$
(1)

la corriente de polarización de puerta  $I_G$  puede expresarse tal y como se muestra en (2).

$$I_G = \frac{4}{\pi^2} \cdot G_{gs} \cdot \frac{(\sin \theta - \theta \cdot \cos \theta)^2}{1 - \cos \theta} \cdot V_{gs}$$
(2)

siendo

$$\theta = \cos^{-1} \left( \frac{V_{bi} - V_{GS}}{V_{gs}} \right) \qquad \text{y} \qquad V_{gs} = \sqrt{8 \cdot R_S \cdot P_{in}} \tag{3}$$



Fig. 3. Corriente  $I_g(V_{gs})$  y aproximación lineal a tramos de la misma.

La corriente de rectificación de puerta depende de la tensión de puerta  $V_{gs}$  y por tanto también de la potencia de entrada  $P_{in}$ , de ahí que pueda emplearse para controlar dinámicamente  $V_{GS}$ . Para ello bastaría con añadir una resistencia,  $R_g$ , de valor adecuado en el camino de polarización de puerta (ver Fig. 4.).

$$V_{GS}(P_{in}) = V_{GG} - I_G(P_{in}) \cdot R_g$$
<sup>(4)</sup>

A medida que el nivel de la potencia de entrada crece, también aumenta el valor de  $I_G$ . Al colocar la adecuada  $R_g$  lo que se consigue es reducir la tensión  $V_{GS}$  hasta ajustarla al valor deseado.



Fig. 4. Detalle del circuito de entrada empleado para limitar la corriente de puerta.

La resistencia  $R_g$  también puede emplearse para limitar dinámicamente la corriente de puerta, tal y como fue sugerido por [6]. En la Fig. 5. se presenta la evolución de la  $I_G$  con la  $P_{in}$  para las regiones de operación B y C, utilizando la  $R_g$  y sin ella.



Fig. 5. Evolución de  $I_G$  frente a  $P_{in}$  para distintos valores de  $V_{GG}$  y de  $R_g$ .

Puede apreciarse el control que realiza la  $R_g$  sobre la posición donde aparece el sweet-spot de gran señal observando la Fig. 6. La resistencia de puerta provoca que el sweet-spot de gran señal aparezca durante un intervalo de  $P_{in}$  más ancho para un  $V_{GG}$  dado. Así por ejemplo si se selecciona una  $R_g$  de 390  $\Omega$ , el mínimo nivel de IMD aparecería para  $V_{GG} \approx 0.25$  V (clase C) para una  $P_{in}$  comprendida entre 0 y 6 dBm. Si la resistencia se fijase a 10  $K\Omega$ , el sweet-spot de pequeña señal que aparece cuando  $V_{GS} \approx 0.42$  V (clase B) podría extenderse hasta un valor de  $P_{in}$  de -3 dBm.



Fig. 6. Evolución de la posición del sweet-spot de gran señal con la potencia de entrada  $P_{in}$ para distintos valores de  $R_s$ .

#### IV. MEJORA DEL COMPORTAMIENTO DE IMD CON UNA SEÑAL DE EXCITACIÓN DE DOS TONOS

Una vez seleccionados los valores adecuados de  $R_g$ , se excitó el dispositivo con dos tonos de igual amplitud centrados en 900 y 900.5 MHz respectivamente. Se estudió la evolución de la ganancia y de la potencia de IMD, con y sin la resistencia de puerta, variando el nivel de la señal de entrada.

En la Fig. 7. se muestran los resultados obtenidos cuando el transistor es polarizado en clase C ( $V_{GG} = 0.25 V$ ;  $V_{DS} = 3 V$ ). Al colocar la resistencia en puerta ( $R_g = 390 \Omega$ ), el rango de valores de  $P_{in}$  para el que aparece el sweet-spot de gran señal se extiende. Puede observarse como el nivel de potencia de IMD se reduce en más de 15 dB para  $P_{in}$ mayores de 0 dBm cuando se utiliza la  $R_g$ .



Fig. 7. Ganancia y nivel de potencia de IMD para una señal de excitación de dos tonos.  $V_{GG}=0.25$  V;  $V_{DS}=3V$  (clase C).

Cuando el transistor se polariza en clase B ( $V_{GG}$ = 0.42 V;  $V_{DS}$  = 3 V), ver Fig. 8., el sweet-spot de pequeña señal también se ensancha. Al emplear la resistencia de polarización de puerta, el nivel de IMD se mejora en más de 8 dB para algunos valores de  $P_{in}$  donde la ganancia no ha comenzado a comprimir.



Fig. 8. Ganancia y nivel de potencia de IMD para una señal de excitación de dos tonos.  $V_{GG}=0.42$  V;  $V_{DS}=3V$  (clase B).

# V. MEJORA DEL COMPORTAMIENTO DE IMD CON SEÑALES DE EXCITACIÓN MODULADAS

Se utilizó una señal IS-95 con modulación QPSK para comprobar el efecto de la utilización de la  $R_g$  sobre el comportamiento de la IMD con señales de excitación complejas.

En clase C, Fig. 9., puede observarse como cuando no se utiliza la resistencia de puerta aparece un sweet-spot poco profundo y estrecho en pequeña señal. Al colocar la  $R_g$  el rango de potencias de entrada para el que aparece este mínimo de IMD se amplía, con lo que se reduce la sensibilidad de este tipo de puntos al nivel de potencia de la señal de excitación. Tal y como puede apreciarse en la figura, la mejora que se obtiene es de más de 10 dB para potencias de entrada mayores de 5 dBm.



Fig. 9. Ganancia y nivel de potencia de en el canal adyacente para una señal de excitación IS-95.  $V_{GG}$ =0.25 V;  $V_{DS}$  = 3V (clase C).

En el caso de polarizar el dispositivo en clase B, Fig. 10., el nivel de potencia de IMD que aparece cuando no se utiliza ninguna resistencia en puerta es muy bajo en pequeña señal, por lo que no aparece ningún sweet-spot profundo en gran señal. Eligiendo un valor adecuado de  $R_g$  es posible reducir el nivel de potencia en el canal adyacente más de 6 *dB* antes de que la ganancia comience a comprimirse.



Fig. 10. Ganancia y nivel de potencia de en el canal adyacente para una señal de excitación IS-95.  $V_{GG}$ =0.42 V;  $V_{DS}$  = 3V (clase B).

## VI. CONCLUSIONES

En este trabajo se ha propuesto la utilización de una resistencia de polarización de puerta,  $R_g$ , para controlar el rango de potencias para el que aparece un mínimo de intermodulación en los transistores FET de unión. Se comprobó el efecto de esta resistencia aplicando distintas señales de excitación a transistores polarizados en clase B y en clase C, tales como una señal compuesta por dos tonos o una señal IS-95. Se ha demostrado como una vez seleccionado el valor adecuado de la resistencia  $R_g$  se puede conseguir aumentar el rango de potencias de entrada para el que aparecen los sweet-spots, y con ello reducir la sensibilidad de estos puntos al nivel de dicha señal. Esta sencilla solución podría favorecer el uso de este tipo de técnicas de linealización a nivel de dispositivo en aplicaciones de tipo industrial.

#### AGRADECIMIENTOS

Este trabajo está parcialmente subvencionado por el Ministerio de Ciencia y Tecnología (MCyT) a través de TIC 2002-04084-C03-03 y HP2002-0074. También es fruto de la colaboración entre instituciones europeas en el marco de la NoE TARGET. Además, J. A. García agradece al programa Ramón y Cajal del MCyT.

#### REFERENCIAS

- [1] P. B. Kenington, *High-Linearity RF Amplifier Design*, Artech-House, Norwood, 2000.
- [2] P. M. Cabral, N. B. Carvalho and J. C. Pedro, "An Integrated View of Nonlinear Distortion Phenomena in Various Amplifier Technologies", *Proceeding of GaAs Symposium*, pp. 69-72, Munich, Oct. 2003.
- [3] N. B. Carvalho, and J. C. Pedro, "Large- and Small-Signal IMD Behavior of Microwave Power Amplifiers," *IEEE Trans. Microwave Theory Tech.*, vol. MTT-47, pp. 2364-74, Dec. 99.
- [4] F. Palomba, M. Pagani, et al., "Process-tolerant High Linearity MMIC Power Amplifiers," *Proceeding of GaAs Symposium*, pp. 73-76, Munich, Oct. 2003.
- [5] E. Malaver, J. A. Garcia, A. Tazón and A. Mediavilla, "Characterizing the Linearity Sweet-Spot Evolution in FET Devices", *Proceeding of GaAs Symposium*, pp. 361-364, Munich, Oct. 2003.
- [6] N. Constantin, and F.M. Ghannouchi, "GaAs FET's Gate Current Behavior and its Effects on RF Performance and Reliability in SSPAs," *IEEE Trans. Microwave Theory Tech.*, vol. MTT-43, issue 12, pp. 2918-2925, Dec. 1995.