DISEÑO Y CARACTERIZACIÓN DE UN CONMUTADOR DE ANTENA A 5 GHz EN TECNOLOGÍA MMIC

María J. Madero Ayora[†], Juan M. Rodríguez Sánchez[†], Carlos Crespo Cadenas[†], Javier Reina Tosina[†], María Luisa de la Fuente Rodríguez[‡]

†Grupo de Sistemas de Radiocomunicación Depto. de Teoría de la Señal y Comunicaciones Universidad de Sevilla [‡]Grupo de Microondas Depto. de Ingeniería de Comunicaciones Universidad de Cantabria

Abstract—This paper reports the design of an MMIC T/R switch operating at 5.25 GHz. The design is based on a seriesparallel configuration with switching FETs in cut-off state in T mode being replaced by LC resonators, so that all FETs are in saturation during transmission as a means to improve the linearity of the switch while driven by a high power at the transmission port. An MMIC circuit has been implemented in the OMMIC foundry using HEMTs of the ED02AH process. The switch has an area of 0.6×1.3 mm² and has been widely characterized using precise microwave equipment. Experimental results agree with simulation data predicted with ADS and show that performance is within the state-of-the-art in MMIC switches for mobile handsets, both in terms of linearity, bandwidth, output power, isolation and insertion losses.

I. Introducción

Uno de los elementos básicos en todo transceptor de microondas es el conmutador de antena (*T/R switch*), al permitir que se pueda compartir el mismo sistema radiante en los cabezales de transmisión y recepción, sin que esto se realice en detrimento del necesario aislamiento entre ambos subsistemas. El diseño de un conmutador de antena está sujeto a rigurosas especificaciones, entre las que debe procurarse un buen aislamiento transmisor-receptor, bajas pérdidas de inserción en ambos trayectos, elevado rango dinámico con capacidad para manejar niveles de potencia elevados en transmisión con una buena linealidad y alta sensibilidad en recepción, bajo consumo y alta velocidad de conmutación.

La implementación de conmutadores de antena con diodos PIN hace varias décadas se tradujo en una mejora significativa en el manejo, tamaño y velocidad de conmutación de los switches de microondas, comparados con sus homólogos electromecánicos. En época más reciente los conmutadores han ido siendo reemplazados por switches monolíticos basados en FETs de AsGa, especialmente para aplicaciones de baja potencia [1]. Las ventajas inherentes de los switches basados en FETs de AsGa sobre los convencionales realizados con diodos PIN incluyen redes de polarización más simples, necesidades de potencia de DC despreciables y velocidades de conmutación más rápidas, entre otras. Además, la implementación monolítica de tales subsistemas se traduce en circuitos altamente compactos de altas prestaciones.

El diseño de conmutadores de antena se ha venido realizando tanto con diodos PIN como con transistores FET, en una amplia variedad de configuraciones [2]. Entre las estrategias que se han aplicado al diseño de switches en tecnología MMIC figuran la utilización de FETs de doble puerta, FETs apilados y multipuerta, para reducir la tensión AC que aparece entre la puerta y el drenador o fuente, lográndose así que el switch pueda manejar potencias más altas [3], la sustitución de líneas de transmisión $\lambda/4$ por FETs en serie para aumentar el ancho de banda [4], el diseño asimétrico del brazo transmisor y receptor [5], el empleo de FETs de empobrecimiento para lograr pequeñas pérdidas de inserción, debido a su baja resistencia serie de conducción [6], o de FETs con dos tensiones de pinchoff diferentes [7].

En el marco del Proyecto de referencia TIC2001-0751-C04-04 "Plataforma hardware para comunicaciones móviles de cuarta generación" se ha realizado el diseño de un circuito MMIC en el que se engloban un conmutador de antena y un amplificador lineal de potencia a 5.25 GHz, con el objeto de aunar en el mismo circuito dos de las principales etapas de RF que conforman el *front-end* del transmisor de un sistema de comunicaciones 4G. En este trabajo se presenta el diseño y la caracterización experimental del switch de antena, para cuya implementación se ha optado por la tecnología HEMT pseudomórfica facilitada por la foundry OMMIC mediante el proceso ED02AH.

II. METODOLOGÍA DE DISEÑO

Para el diseño del conmutador de antena se ha realizado un estudio preliminar de distintas topologías circuitales que aparecen en la literatura (específicamente [7], [8], [9]), habiéndose acometido las modificaciones necesarias para optimizar su funcionamiento en la banda de 5 GHz. En algunos casos los cambios introducidos se han limitado a un escalado de las características de los componentes, pero en otros ha sido necesario realizar cambios más profundos, como la sustitución de líneas de transmisión por resonadores LC, con el objeto de obtener un tamaño compacto que no excediese un área de $1 \times 1.5 \text{ mm}^2$ y unas prestaciones adecuadas.




Fig. 1. Esquema de un switch en configuración serie-paralelo

Tras comparar los resultados obtenidos por simulación de las distintas estructuras analizadas, las mejores prestaciones se lograron con el diseño derivado de [9], procediéndose a continuación a su implementación en tecnología monolítica.

El proceso de diseño, simulación y optimización tanto de los esquemáticos como de los layouts de las diferentes estructuras se ha realizado mediante la herramienta Advanced Design System (ADS) de Agilent Technologies, junto con las librerías de componentes que proporciona la foundry OMMIC.

A. Descripción del conmutador realizado

En la Fig. 1 se muestra la estructura típica de un switch serie-paralelo. Una de las limitaciones de esta configuración, que repercute sobre la máxima potencia de transmisión, es la variación de la tensión de RF a través del drenador (o fuente) y la puerta de los FETs que se encuentran en estado de corte (SW-a y SW-c en la misma figura). En [9] se introduce una solución práctica que consiste en reemplazar estos transistores por circuitos resonantes realizados con inductancias en espiral, capacidades MIM y FETs de conmutación, proporcionando un esquema de control inverso: el resonador está en corte cuando el FET está en conducción y viceversa. De esta manera, en modo transmisión todos los FETs están en conducción y la tensión drenador/fuente-puerta es cero.

El resonador propuesto se representa en la Fig. 2. Como punto de partida se obtuvieron valores aproximados para $C_1,\ C_2$ y L_1 utilizando el valor de capacidad de pinchoff proporcionado por el modelo de la foundry, y forzando una frecuencia de resonancia de 5.25 GHz. Como tamaño inicial del transistor se tomó el máximo posible $(10\times50~\mu\text{m})$, con el objeto de mejorar la linealidad y la máxima potencia de transmisión. A continuación se estudió el comportamiento del circuito resonante en sus dos configuraciones, introduciendo los valores de $C_1,\ C_2$ y L_1 calculados teóricamente.

Para la configuración en paralelo se observó que en estado de corte $(V_c=-2~{\rm V})$ la resonancia no se producía a la frecuencia deseada, por lo que se dedujo que el valor de C_2 no era el adecuado para anular la capacidad de pinchoff. Por tanto, se optimizó su valor para que se comportase como un cortocircuito. A continuación se optimizó el valor de $V_c({\rm off})$, resultando -1.9 V. Partiendo de los valores obtenidos se repitió el mismo proceso para la configuración serie. En este caso se observó una desadaptación importante a la entrada para $V_c=0$, lo que se resolvió diseñando una red de adaptación sencilla




Fig. 2. Estructura del circuito resonante propuesto




Fig. 3. Esquema del switch realizado incluyendo elementos de la foundry

consistente en una capacidad en serie y una inductancia en paralelo, colocadas junto al puerto de recepción para que no afectasen a la transmisión.

Pasando al circuito completo y tras simular el comportamiento en transmisión y recepción, respectivamente, se observó que los picos de adaptación estaban desplazados. Se pensó entonces en utilizar una red de adaptación similar a la del camino de recepción, colocada junto al puerto de transmisión. Dado que al optimizar el comportamiento, la capacidad serie tomaba el valor máximo, se optó por eliminar ésta. El diseño se completó con resistencias de 7 k Ω en las puertas de los transistores para limitar las corrientes de fuga que degradaban la linealidad del switch.

A continuación se sustituyeron las capacidades e inductancias por elementos de la librería de la foundry. Aunque las características de transmisión eran comparables a la simulación con elementos ideales, en modo recepción las pérdidas de inserción tomaban valores superiores a 4 dB. Este problema se resolvió introduciendo una inductancia serie (L_s) en el brazo de recepción. Al volver a optimizar se observó que la red de adaptación en este brazo ya no era necesaria, y que las capacidades C_2 se anulaban, hecho que también ocurre en [9]. El circuito resultante se muestra en la Fig. 3

Por último se realizaron simulaciones utilizando distintas anchuras de puerta en los transistores. Tras los correspondientes ajustes para cada caso, los mejores resultados se obtuvieron con anchos de puerta de $8\times50~\mu\mathrm{m}$ en los transistores de segundo nivel de los circuitos resonantes, y de $10\times50~\mu\mathrm{m}$ en el resto. En la Tabla I se muestran las características comparadas entre los casos analizados.

TABLE I

CARACTERÍSTICAS COMPARADAS ENTRE SWITCHES QUE UTILIZAN
TRANSISTORES CON DISTINTOS ANCHOS DE PUERTA

	10×50		8×50		8×50/10×50	
	Tx	Rx	Tx	Rx	Tx	Rx
L_R (dB)	27.2	22.6	30.7	20.2	28.2	21.8
L_I (dB)	0.89	1.8	0.94	1.7	0.88	1.6
I (dB)	49.8	24.3	48.7	27.6	50.2	25.9
P_{1dB} (dBm)	30.6	9.2	28.7	8.7	30.6	9.4
IP_3 (dBm)	> 45	> 16	> 43	> 16	> 45	> 17

B. Confección del layout

Teniendo en cuenta que la foundry no garantiza el modelo eléctrico de transistores con un número de dedos igual a diez o superior, se decidió realizar el layout del switch con ancho de puerta de $8\times50~\mu m$ en todos los transistores. Para ocupar el menor espacio posible se procedió a la unión de estos mediante líneas en la capa de metalización IN, evitando en lo posible los cruces, o en su defecto utilizando puentes sobre la capa de metalización BE. Se escogieron líneas con una anchura de $10~\mu m$ para la RF, y de $5~\mu m$ para la DC de control, teniendo en cuenta la limitación de corriente en estas últimas al ir conectadas a las puertas de los transistores.

Una vez obtenido el layout, se procedió a simular nuevamente el circuito a través de la utilidad de sincronización layout—esquemático de ADS, para tener en cuenta el efecto de las líneas de transmisión. Como efectos más destacados, la resonancia en recepción se producía a frecuencias superiores y en consecuencia se decidió variar los valores de L_1 y C_1 de recepción, así como la inductancia serie L_s , y se volvió a utilizar la capacidad C_2 en el brazo de recepción. Tras volver a optimizar, la inductancia paralelo de transmisión tomaba un valor excesivo, de modo que se eliminó del circuito. Esto provocó además una reducción considerable del área. En la Fig. 4 se muestra una microfotografía realizada sobre uno de los 10 MMICs fabricados. Las dimensiones son $0.6 \times 1.3 \text{ mm}^2$.

III. RESULTADOS

Tras optimizar el esquemático utilizando todos los elementos del layout, las simulaciones realizadas con ADS proporcionaron los siguientes resultados a 5.25 GHz:

- Aislamiento de 33.6 dB y 22.6 dB (Tx/Rx).
- Pérdidas por retorno de 33.4 dB y 24.6 dB en (Tx/Rx).
- Pérdidas de inserción de 1.4 dB y 0.9 dB en (Tx/Rx).
- Potencia de salida en el punto de compresión de 1 dB de 28 dBm (modo transmisión).
- \bullet Punto de intercepto de $3^{\rm er}$ orden a la salida superior a 41 dBm.
- Consumo de 0.1 mA.

Finalmente el circuito MMIC ha sido ampliamente caracterizado utilizando los equipos siguientes:

- Analizador vectorial de redes E8364A de Agilent Tech.
- Analizador de espectros 8565E de Hewlett-Packard.
- Generador de señal 83752A de Hewlett-Packard.
- Fuente de alimentación E3611A de Hewlett-Packard.




Fig. 4. Microfotografía del switch realizado en tecnología MMIC




Fig. 5. Pérdidas por retorno en el puerto Tx con $V_c=0$ V. Línea continua: medidas; línea discontinua: simulación

• Estación de sondas.

En modo transmisión ($V_c=0~\rm V$) se midieron las pérdidas por retorno en los puertos de transmisión y antena, las pérdidas de inserción transmisor-antena y antena-receptor, y el aislamiento transmisor-receptor. En la Fig. 5 se muestran las pérdidas por retorno en el puerto de transmisión; las pérdidas de inserción transmisor-antena se han representado en la Fig. 6, y el aislamiento en la Fig. 7. En todos los casos se aprecia una buena correspondencia con los resultados obtenidos por simulación. En modo recepción ($V_c=-1.9~\rm V$) se midieron las mismas características, habiéndose representado en la Fig. 8 el aislamiento receptor-transmisor y en la Fig. 9 las pérdidas de inserción antena-receptor.

Las medidas del punto de compresión y punto de intercepto de tercer orden no se pudieron completar, puesto que el generador de señal no podía proporcionar un nivel de potencia superior a 15.9 dBm. Sólo se pudo comprobar que el comportamiento era lineal hasta dicho nivel de entrada, y que los productos de IM3 que se obtenían para una entrada con dos tonos no se podían distinguir del ruido de fondo del analizador de espectros.

IV. CONCLUSIONES

La utilización de resonadores LC constituye una alternativa eficiente para reducir los efectos de la variación de la tensión




Fig. 6. Pérdidas de inserción Tx-Ant con $V_c=0$ V. Línea continua: medidas; línea discontinua: simulación





Fig. 7. Aislamiento Tx-Rx con $V_c=0\,$ V. Línea continua: medidas; línea discontinua: simulación



AGRADECIMIENTOS

Este trabajo ha sido parcialmente financiado a través de los proyectos TIC2001-0751-C04-04 y TEC2004-06451-C05-03/TCM.

REFERENCES

[1] I. D. Robertson, *MMIC Design*, London: Institution of Electrical Engineers, 1905




Fig. 8. Aislamiento Rx-Tx con $V_c=-1.9\,$ V. Línea continua: medidas; línea discontinua: simulación




Fig. 9. Pérdidas de inserción Ant-Rx con $V_c=-1.9~{
m V}.$ Línea continua: medidas; línea discontinua: simulación

- [2] R. S. Elliot, An Introduction to Guided Waves and Microwave Circuits, Englewood Cliffs, New Jersey: Prentice-Hall, 1993.
- [3] P. O'Sullivan, G. St. Onge, E. Heaney, F. McGrath, C. Kermarrec, "High performance integrated PA, T/R switch for 1.9 GHz personal communications handsets," *Proc. 1993 Gallium Arsenide Integrated Circuit Symposium*, pp. 33–35, 10–13 Oct. 1993.
- [4] M. J. Schindler, A. Morris, "DC-40 GHz and 20-40 GHz MMIC SPDT Switches," *Microwave Theory and Tech.*, vol. MTT-35, no. 12, pp. 1486– 1493, Dec. 1987.
- [5] M. J. Schindler, T. E. Kazior, "A high power 2-18 GHz T/R switch," IEEE MTT-S 1990 Int. Microwave Symposium Digest, pp. 453–456, 8–10 May, 1990.
- [6] S. Kusunoki, T. Ohgihara, M. Wada, Y. Murakami, "SPDT switch MMIC using E/D-mode GaAs JFETs for personal communications," Proc. 1992 Gallium Arsenide Integrated Circuit Symposium, pp. 135–138, 4–7 Oct. 1992.
- [7] H. Uda, T. Yamada, T. Sawai, K. Nogawa, Y. Harada, "High-performance GaAs switch IC's fabricated using MESFET's with two kinds of pinchoff voltages and a symmetrical pattern configuration," *IEEE Journal of Solid-State Circuits*, vol. MTT-29, no. 10, pp. 1262–1269, Oct. 1994.
- [8] M. Madihian, L. Desclos, K. Maruhashi, K. Onda, M. Kuzuhara, "A sub-nanosecond resonant-type monolithic T/R switch for millimeter-wave systems applications," *Microwave Theory and Tech.*, vol. 46, no. 7, pp. 1016–1019, July 1998.
- [9] T. Tokumitsu, I. Toyoda, M. Aikawa, "A low-voltage, high-power T/R-switch MMIC using LC resonators," *Microwave Theory and Tech.*, vol. 43, no. 5, pp. 997–1003, May 1995.