# Plataforma hardware para el desarrollo de sistemas MIMO

D. Ramírez García, J. Pérez Arriaga,
 J. Vía Rodríguez, A. Tazón Puente,
 I. Santamaría Caballero
 Dept. de Ingeniería de Comunicaciones,
 Universidad de Cantabria
 39005 Santander, España
 e-mail: ramirezgd@gtas.dicom.unican.es

Abstract- In this work we present a low-cost and flexible  $2\times 2$  MIMO testbed operating on the ISM band of 2.4 GHz with a total bandwith of 20 MHz. The transmitter and receiver baseband modules are PCs equipped with ADCs, DACs, memories, DSPs and FPGAs modules that allow a data transfer rate up to 200 MB/s per channel. Signals are generated at an IF of 15 MHz, upconverted to RF by two signal generators and downconverted to 15 MHz by means of two circuits specifically designed for this platform.

## I. INTRODUCCIÓN

La consecución de velocidades de transmisión cada vez más altas es una necesidad contínua en comunicaciones inalámbricas. Estudios recientes en teoría de la información [1] han demostrado que con múltiples antenas en transmisión y recepción (lo que se conoce con el nombre de técnicas MIMO (Multiple-Input Multiple-Output)) se pueden conseguir eficiencias espectrales muy superiores a las de los tradicionales sistemas con una sola antena. Como en los interfaces radio no es posible aumentar la potencia transmitida ni el ancho de banda, las técnicas MIMO se están revelando como una tecnología clave para las próximas generaciones de sistemas de comunicaciones inalámbricas. Por ello, es necesario la construcción de plataformas hardware que permitan desarrollar y verificar la viabilidad de las técnicas MIMO en escenarios reales. Ejemplos de este tipo de plataformas se han descrito en [2], [3] y [4].



Fig. 1. Esquema de la plataforma MIMO.

En el presente trabajo se describe una plataforma hardware MIMO altamente flexible y de bajo coste cuyo esquema básico se muestra en la Fig. 1. En su configuración actual la plataforma dispone de dos antenas transmisoras y dos receptoras  $(2\times2)$  y trabaja en la banda ISM de 2,4 GHz. Los subsistemas banda base en transmisión y recepción utilizan sendas tarjetas

J. A. García Naya, T. M. Fernández Caramés,

 M. González López, H. J. Pérez Iglesias, L. Castedo Ribas
 Dept. de Electrónica y Sistemas, Universidade da Coruña
 15071 A Coruña, España e-mail: jagarcia@udc.es

PCI Sundance SMT310Q equipadas con distintos módulos que permiten, mediante la apropiada programación de un procesador DSP encargado de su control, llevar a cabo el envío y la recepción de secuencias de datos de hasta 1 GB. El hardware de Sundance ofrece una alta flexibilidad, ya que se pueden variar fácil y rápidamente la disposición de los módulos dentro de la tarjeta PCI, y una elevada velocidad de transmisión que permite alcanzar 200 MB/s por cada canal.

El funcionamiento básico de la plataforma es el siguiente: mediante funciones de Matlab se crean las señales que se desean enviar y se almacenan en la memoria de 1 GB disponible en el transmisor. A continuación, el módulo DAC produce una señal analógica a una frecuencia intermedia de 15 MHz que se convierte a 2,385 GHz mediante dos generadores Agilent ESG E4438C. En recepción se hace la operación inversa de *downconversion* con dos circuitos específicamentre diseñados para esta plataforma. Finalmente, las señales en IF son muestreadas y almacenadas en la memoria de 1 GB en el receptor. Cargando las señales recibidas en el disco duro del PC receptor, se puede proceder a su procesado en tiempo diferido usando Matlab.

En los siguientes apartados se hace una descripción más detallada de las características del hardware y software de esta plataforma, diferenciándose la parte de banda base de la de RF. Finalmente, se expone el resultado de un experimento de una transmisión MIMO con codificación espacio-temporal que ilustra el correcto funcionamiento de la plataforma.

# II. MÓDULOS BANDA BASE

## II-A. Transmisor

La Fig. 2 muestra el diagrama de bloques del módulo banda base transmisor, que consiste en una placa base Sundance conectable al bus PCI (SMT310Q) sobre la que se montan un módulo DAC (SMT370), otro de almacenamiento (SMT351) y otro de control (SMT365). El intercambio de datos entre los módulos se realiza a través de buses propietarios *Sundance High-Speed Bus* (SHB) que alcanzan una tasa máxima de transferencia de 400 MB/s. Cada bus SHB tiene un ancho de 16 bits y se utiliza para transferir de modo multiplexado las muestras (también de 16 bits) de ambos canales de transmisión, resultando en 200 MB/s disponibles para cada canal.



Fig. 2. Esquema del transmisor banda base

El módulo de control gestiona el resto de los módulos gracias a su procesador DSP TMS320C6416 de Texas Instruments, que opera a una velocidad de 600 MHz y dispone de 1 MB de memoria interna. Además del DSP, el módulo de control consta de los siguientes componentes:

- Una FPGA Xilinx Virtex-II que gestiona el tamaño de las colas FIFO y el ancho de banda de los buses SHB, entre otras tareas.
- Una memoria ZBTRAM (*Zero Bus Turnaround RAM*) de 16 MB a 133 MHz que se utiliza para almacenar los datos que posteriormente se enviarán al módulo de memoria de almacenamiento.
- Una memoria Flash ROM de 8 MB que almacena el código que ejecuta el DSP, los datos de configuración de la FPGA y el código adicional.

Dentro de la placa base, las señales de control entre módulos se transmiten a través de un bus Comport (con 20 MB/s de tasa de transferencia) y de conectores MMBX (*Micro Miniature Board Connector*) que se utilizan para los *triggers* y relojes externos.

El módulo de almacenamiento (SMT351) es capaz de guardar hasta 1 GB de datos a una velocidad de 400 MB/s gracias a sus dos puertos SHB y a su memoria DDR RAM a 133 MHz. Los datos son enviados por el módulo de control a través del SHB y el módulo de almacenamiento los aloja en sus bloques de memoria de acuerdo a una política FIFO. Toda la gestión de la memoria es llevada a cabo por una FPGA Xilinx Virtex-II Pro XC2VP7.

El módulo SMT370 posee un DAC dual AD9777 de 16 bits que permite alcanzar la velocidad de muestreo de 400 MHz con interpolación (100 MHz sin interpolación). Cuenta además con dos ADCs AD6645-105, pero que no son empleados en transmisión. El módulo es controlado por una FPGA Xilinx Virtex-II y tiene 8 conectores MMBX, dos de los cuales llevan las señales de salida de los DACs a través de conectores BNC macho que permiten la conexión con el receptor (para pruebas sin RF), con los *upconverters* (pruebas en RF) y/o con otros dispositivos de medida (osciloscopio, analizador de espectro, etc.).

Las operaciones de codificación, modulación y generación de los ficheros con los datos a enviar se realizan en tiempo diferido utilizando Matlab. Por otra parte, el software de transmisión a ejecutar por el DSP del módulo de control ha sido programado en C apoyándose en las librerías proporcionadas por Sundance, basadas en el sistema operativo de tiempo real 3L Diamond. Las funciones que lleva a cabo este software son:

- Configuración del transmisor: ajuste de los DACs, inicialización de puertos de comunicación, etc.
- Lectura de datos desde el disco duro con las muestras a transmitir por cada canal.
- Transmisión de los datos, a través de un bus SHB, desde el DSP al módulo de almacenamiento de 1 GB, que posteriormente los enviará al módulo DAC a través de otro bus SHB.

### II-B. Receptor

Para automatizar el proceso de envío-recepción hemos diseñado un circuito *trigger* externo (ver Fig. 3) que permite monitorizar la potencia de la señal de uno de los canales receptores, despertando a los ADCs del PC receptor en el momento que exista una señal que supere el umbral prefijado. Las ventajas de utilizar un dispositivo externo de monitorización son las siguientes:

- Se puede independizar el proceso de monitorización del resto de la plataforma MIMO.
- Se puede reducir a microsegundos los retardos existentes entre el envío de los datos hasta la captura en el receptor.
- Se puede graduar el umbral mínimo de potencia a detectar utilizando un *microswitch* incorporado al circuito.



Fig. 3. Componentes del trigger

El *trigger* se basa en el detector de potencia LTC5507 de Linear Technology que admite señales de entrada entre 1 KHz y 1 GHz, cuantifica la potencia de la señal y obtiene a la salida un valor de tensión que transfiere al ADC del microcontrolador LPC936 de Philips. Éste monitoriza el umbral de activación y, cuando se supera, activa los *triggers* de los ADCs del receptor. El software del microcontrolador ha sido desarrollado en lenguaje C, en el entorno Keil y haciendo uso de las librerías correspondientes a los modelos LPC935 y LPC936.

En la Fig. 4 se muestra un diagrama de bloques de la placa base PCI de Sundance (SMT310Q) utilizada en el receptor. La diferencia con el hardware utilizado en transmisión es el empleo de un módulo ADC en lugar de uno DAC. El módulo ADC (SMT364) posee cuatro ADCs AD6645 de 14 bits de resolución que operan a una frecuencia máxima de muestreo de 105 MHz. Permite la conexión del circuito *trigger* para habilitar la captura de datos o detenerla.

El software del receptor es ejecutado sobre el DSP del módulo de control y su misión es configurar el hardware, capturar los datos y almacenarlos para su posterior procesado. La

XXI Simposium Nacional de la Unión Científica Internacional de Radio



Fig. 4. Diagrama del receptor banda base

configuración comprende todos los pasos necesarios para que el receptor se encuentre en situación de recibir datos. Primero se reservan los recursos para las transferencias de datos, para a continuación configurar el módulo ADC estableciendo la frecuencia de los ADCs (80 MHz), el modo de captura de los datos (binario) y especificando la activación del módulo mediante un disparador externo. De esta forma, el módulo quedará en estado de espera hasta que le llegue la señal a través del *trigger*.

Los datos de la captura se almacenan, hasta el límite especificado, en la memoria de 1 GB del módulo de almacenamiento. A continuación se inicia un proceso de volcado de los datos en el disco duro (un fichero por cada antena). Estos datos se pueden procesar en tiempo diferido empleando funciones de Matlab.

### III. MÓDULOS RF

# III-A. Upconverters

Para trasladar las señales IF generadas por el módulo banda base transmisor a la banda ISM de 2,4GHz se han empleado dos generadores Agilent E4438C. Estos generadores presentan las siguientes características: una frecuencia mínima de transmisión de 250 KHz, una frecuencia máxima de 6 GHz, una resolución de 0,01 Hz, una potencia mínima de transmisión de -136 dBm y potencia máxima de 16 dBm en la banda de interés.

Un aspecto crucial en el empleo de estos generadores vectoriales como conversores ascendentes en un sistema MIMO es conseguir una buena sincronización de portadora entre ellos. Para este fin, los generadores Agilent E4438C pueden usar una misma señal de referencia de 10 MHz, de manera que las frecuencias de salida de ambos no sean muy diferentes. En las pruebas preliminares realizadas esta diferencia no superó los 10 Hz para una frecuencia portadora de 2,385 GHz. Dado que este valor es bastante pequeño y que, como veremos posteriormente, generamos tramas de datos cortas ( $\leq 2$  ms), este *offset* de frecuencia entre los dos generadores no tiene apenas influencia en el funcionamiento del sistema.

Finalmente, cabe mencionar que cuando se usan los generadores Agilent E4438C como conversores ascendentes, éstos funcionan como moduladores I/Q. Puesto que el módulo banda base proporciona la señal en IF y no la señal I/Q (para ahorrar un DAC en la placa de transmisión), es necesario emplear

Ganancia	$50 \pm 0, 5 \text{ dB}$	ī
Ancho de banda	$2385 \pm 10$ MHz	ī
Rizado máximo	$\pm 0,75$ dB	Ī
Figura de ruido	< 2  dB	ī
Frecuencia OL	2370 MHz	Ī
Output S/N	10 dB	ī
Sensibilidad	-88 dBm	Ī
Temperatura	290 K°	1

TABLE I

CARACTERÍSTICAS DE LOS CONVERSORES DESCENDENTES DISEÑADOS

la señal de IF como entrada de la rama I, desactivando la señal Q. Esta forma de trabajar presenta el problema de que aparece una réplica de la señal de interés a 30 MHz  $(2 \times f_{IF})$  de la portadora. Afortunadamente, ésto no supone ningún problema ya que, como se describe en la sección siguiente, los conversores descendentes tienen unos filtros que eliminan casi por completo dicha réplica.

### III-B. Downconverters

En el receptor, para trasladar la señal de RF a IF (15 MHz), se diseñaron dos conversores descendentes (*downconverters*) cuyo esquema se muestra en la Fig. 5. Sus principales características se detallan en la Tabla I. Los dos *downconverters* emplean el mismo oscilador local (OL), por lo que entre ellos existe un sincronismo perfecto de portadora.



Fig. 5. Diagrama del conversor descendente diseñado

## IV. RESULTADOS EXPERIMENTALES

Para evaluar el funcionamiento de la plataforma se han llevado a cabo distintos experimentos con línea de visión directa entre las antenas transmisoras y receptoras (véase la Fig. 6). Se ha empleado una modulación QPSK y una codificación espacio-temporal de Alamouti [5]. Esta codificación explota toda la ganacia de diversidad del sistema MIMO y permite una decodificación óptima lineal con un bajo coste computacional. En la ecuación (1) se muestra la matriz de codificación del código de Alamouti: cada fila indica los símbolos transmitidos por cada antena y cada columna representa diferentes instantes de transmisión,

$$\mathbf{X} = \begin{pmatrix} s_1 & -s_2^* \\ s_2 & s_1^* \end{pmatrix}. \tag{1}$$



Fig. 6. Plataforma MIMO desarrollada

Debido a las propiedades de ortogonalidad del código, la detección de los símbolos transmitidos puede realizarse de manera desacoplada:

$$\tilde{s}_1 = \sum_{j=1}^{n_R} h_{j,1}^* r_1^j + h_{j,2} (r_2^j)^*$$
(2a)

$$\tilde{s}_2 = \sum_{j=1}^{n_R} h_{j,2}^* r_1^j - h_{j,1} (r_2^j)^*$$
(2b)

siendo  $h_{j,i}$  el coeficiente del canal entre la antena transmisora *i* y la antena receptora *j* y  $r_k^j$ ,  $k = \{1, 2\}$ , el símbolo recibido en el instante *k* por la antena *j*.

Se ha diseñado una trama con la siguiente estructura:

- un preámbulo formado por una secuencia pseudoaleatoria (PN) de 63 símbolos para facilitar la sincronización,
- 256 símbolos piloto codificados ortogonalmente que se utilizan para estimar el canal y, finalmente,
- 500 símbolos de datos.

Cabe decir que la estructura de la trama se ha elegido de manera que se simplifiquen las etapas de sincronización y no para maximizar el *throughput*.

Respecto a los parámetros de la modulación, se utiliza un filtro conformador raíz cuadrada de coseno alzado con un factor de *roll-off* de 0,4. La tasa de símbolo es 1 Mbaudio, con lo cual el ancho de banda utilizado es 1,4 MHz. La frecuencia de muestreo es de 80 MHz tanto en el transmisor como en el receptor. Esta baja tasa de símbolo simplifica nuevamente la sincronización y, además, de esta manera el canal es plano en frecuencia. No obstante, la plataforma diseñada permite transmitir señales con una tasa de hasta 20 Mbaudios. La potencia radiada por cada antena transmisora es de -10 dBm.

En el receptor se realiza la estimación del *offset* de frecuencia y se elimina la modulación de la portadora. A continuación se lleva a cabo la sincronización de trama y de símbolo usando el preámbulo PN. Las señal banda base discreta se obtiene tras aplicar el filtro adaptado y muestrear a período de símbolo. A continuación, se realiza una estima de mínimos cuadrados del canal empleando los símbolos piloto transmitidos y se aplica la decodificación de Alamouti. En la Fig. 7 se muestran las observaciones banda base de una antena receptora (arriba a la izquierda), dichas observaciones después del sincronismo de símbolo (arriba a la derecha), las observaciones después del sincronismo de símbolo y de frecuencia (abajo a la izquierda) y, por último, el resultado de la decodificación de Alamouti de las dos antenas receptoras (abajo a la derecha).

### V. CONCLUSIONES

En este trabajo se ha presentado una plataforma MIMO de bajo coste y alta flexibilidad que permite un rápido prototipado de los módulos banda base. La plataforma trabaja en la banda ISM de 2,4 GHz con un ancho de banda máximo de 20 MHz. El sistema está basado en placas base conectables al bus PCI de un PC para la parte de transmisión y recepción banda base. La conversión ascendente se realiza mediante dos generadores de RF, mientras que para la descendente se han diseñado módulos específicos. Las señales adquiridas son procesadas en tiempo diferido, permitiendo de esta manera la evaluación rápida y flexible de distintos módulos banda base. Finalmente, para mostrar las prestaciones de la plataforma se ha presentado un ejemplo de transmisión MIMO con codificación espaciotemporal de Alamouti.



Fig. 7. Resultados de la transmisión utilizando codificación de Alamouti

## VI. AGRADECIMIENTOS

Este trabajo ha sido financiado por la Xunta de Galicia, el Ministerio de Educación y Ciencia y fondos FEDER de la UE a través de los contratos PGIDT05PXIC10502PN, TEC2004-06451-C05-01 y TEC2004-06451-C05-02.

#### REFERENCIAS

- C.J. Foschini and J.J. Gans, On limits of wireless communications in a fading environment using multiple antennas, Wireless Personal Communications, vol. 6, pp. 311-315, 1998.
- [2] S. Caban, C. Mehlführer, R. Langwieser, A. L. Scholtz, and M. Rupp, *Vienna MIMO testbed*, EURASIP Journal on Applied Signal Processing, special issue on Implementation Aspects and Testbeds for MIMO Systems, 2006.
- [3] A. Guillen i Fábregas et al., A MIMO-OFDM testbed for wireless local area networks, EURASIP Journal on Applied Signal Processing, special issue on Implementation Aspects and Testbeds for MIMO Systems, 2006.
- [4] T. Kaiser, A. Wilzeck, M. Berentsen, M. Rupp, *Prototyping for MIMO systems an overview*, XII European Signal Processing Conference, EUSIPCO'04, pp. 681-688, Vienna, Austria, Sept. 2004.
- [5] S.M. Alamouti, A simple transmit diversity technique for wireless communications, IEEE Journal Select. Areas Commun, vol. 16, no. 8, pp. 1451-1458, Oct. 1998.