ESCUELA TÉCNICA SUPERIOR DE INGENIEROS
INDUSTRIALES Y DE TELECOMUNICACIÓN

UNIVERSIDAD DE CANTABRIA

Trabajo Fin de Grado

DISEÑO DE UN AMPLIFICADOR DE POTENCIA PARA LA BANDA KU EN TECNOLOGÍA MONOLÍTICA CON HEMT DE GAN PARA APLICACIONES 5G

(Power Amplifier Design for Ku Band in GaN HEMT Monolithic Technology for 5G Applications)

Para acceder al Título de

Graduado en Ingeniería de Tecnologías de Telecomunicación

Autor: Robiel Pino Guzmán

Octubre - 2018

GRADUADO EN INGENIERÍA DE TECNOLOGÍAS DE TELECOMUNICACIÓN

CALIFICACIÓN DEL TRABAJO FIN DE GRADO

Realizado por: Robiel Pino Guzmán
Director del TFG: Amparo Herrera Guardado
Título: "Diseño de un Amplificador de Potencia para la Banda Ku en Tecnología Monolítica con HEMT de GaN para Aplicaciones 5G"
Title: "Power Amplifier Design for Ku Band in GaN HEMT Monolithic Technology for 5G Applications"

Presentado a examen el día: 19 de Octubre de 2018

para acceder al Título de

GRADUADO EN INGENIERÍA DE TECNOLOGÍAS DE TELECOMUNICACIÓN

Composición del Tribunal:
Presidente (Apellidos, Nombre): **Amparo Herrera Guardado**
Secretario (Apellidos, Nombre): **Antonio Quintela Incera**
Vocal (Apellidos, Nombre): **José Ángel García García**

Este Tribunal ha resuelto otorgar la calificación de: .....

Fdo.: El Presidente

Fdo.: El Secretario

Fdo.: El Vocal

Fdo.: El Director del TFG
(sólo si es distinto del Secretario)

Vº Bº del Subdirector

Trabajo Fin de Grado Nº
(a asignar por Secretaría)

A mi Familia
(friends are a part of it)

Agradecimientos

Este proyecto es la constatación de largos años de esfuerzo y entrega que han sido posible gracias a las excelentes personas que me han sostenido y a quienes les debo una gran parte de esto. Como dijo Ortega y Gasset: “yo soy yo y mis circunstancias” y por ello quisiera agradecer a quienes lo hicieron realidad.

Quisiera agradecer de forma especial a mi directora de proyecto, Amparo Herrera Guardado, por darme la oportunidad de trabajar en esta maravillosa idea; así como por su dedicación constante y ganas de enseñar. Hacen falta muchos más como tú para despertar la pasión por esta hermosa profesión. Gracias por todas las horas invertidas y tu entera disponibilidad.

A mi familia, por ser el pilar fundamental que me ha sostenido y por ese todo a cambio de nada; especialmente mi madre, por el sacrificio desmedido y su amor sin límites, por no entender de imposibles y ser el soporte vital. Gracias por no dejarme desistir, todo hubiese sido diferente sin tu consejo. A mi padre, a quien le debo gran parte de lo que soy, por anteponer mis intereses a los suyos, quien me inoculó la curiosidad por entender el mundo que me rodea y por enseñarme que todo es posible con esfuerzo y dedicación. Por esos momentos inolvidables de trabajo en equipo. Por las horas invertidas a esos cacharros sin saber para qué valían. A mis abuelos, por esa infancia inolvidable, por los buenos ratos y por su entrega a construir nuestra hermosa familia. A mis hermanos y tíos y sobrinos a quienes les debo tanto.

To my dear brother Jean R. Khan for making this happen, especially when there was no light in the end of the tunnel. Thanks for your confidence. People like you can make a better place out of this world. To Sarah & Bilquees Khan for all the love and kindness.

A Dominique LE CIEUX por los buenos ratos y su carisma.

A Tomás Fernández, quien, a pesar de las dificultades, hizo todo lo posible para que esta aventura se hiciera posible y que este estudiante desconocido pudiera hacer realidad el sueño de estudiar en la Universidad de Cantabria. Gracias Tomás por esa entrega sin límites por la que tantos te recordaremos.

A José Ángel García por su apoyo incondicional y su entera disposición, por poner su conocimiento y experiencia al alcance de todos y la cordial bienvenida a esta universidad.

A José Ángel Amador por darme el regalo más preciado que nunca podrá recuperar: su tiempo. Gracias por compartir un pedazo de tu amplia experiencia. Gracias por los libros, componentes y paciencia; así como por abrirme las puertas de tu casa y familia, a quienes aprecio profundamente. Muchas gracias a Rosa Fernández por su cariño y su cálida acogida.

A Francisco Marante por su amistad y por poner a mi disposición cuanto estuviera en sus manos para llevar a buen puerto mis más atrevidos proyectos.

A Osmani Mambuca por la constante disposición y por las horas invertidas en mis “cacharreos”. Gracias por esos sábados interminables de taller donde el fracaso no nos hacía desistir. A Isis Juan por tanta sabiduría y cariño.

A Michel Gómez y el equipo de RadioCuba por el tiempo y sabiduría invertida. Fue un año inolvidable.

A Tony Granda, Eusebio Herrera y Abel Martínez por su entrega y disposición a enseñarme cuando no era más que un niño de primaria interesado por la electricidad. Gracias por poner a mi disposición todos sus recursos.

A Yuyu Abdalah por su amistad y carisma, así como a Pablo Fernández y Ara Contreras por todo su apoyo.

A mis amigos Ricardo Novás, Maria Karla Villar, Eduardo Sánchez, Elaine Aguilar, Carlos Rubalcaba, Diego Alameda, Luis Miguel Pérez, Richard, Roxana y la familia Gil Arocha, Josué Borroto, Massiel Rodríguez, Bárbara Duharte, Laritza Arana, Dariel Perera, Raúl Encinosa, Darién Portuondo, Adrián Redonavich, Mario Martínez, Manuel Galán y todo ese gran grupo de la Cujae, quienes forman parte de ese pedazo de vida que me he dejado atrás.

A Raquel Merediz, Francisco Conejo y los STV, mis primeros amigos en España, por todos los buenos ratos. Gracias a vosotros me he sentido siempre en casa. A Ángel Sáenz, Rolando Borbolla, Irene Martín, Luis Manjón, Vicente Ruiz y Nieves Ruiz por la cálida acogida y por hacer inolvidable mi llegada a Santander. A David J.P. Blanco, Marta, Gloria, Juan, Gisela, Ángela y Maricarmen.

A la universidad de Cantabria por la oportunidad de formar parte de ella, así como a sus excelentes profesores y servicios, especialmente la Biblioteca Universitaria. A Laura Rodríguez y Blanca Zatón de la secretaría de la ETSIIT por toda su ayuda.

A Luis García, Francisco Canales y David Díez por darme la oportunidad de formar parte de Erzia Technologies, así como a Ali Boudiaf, Ana Pérez, Alejandro Rodríguez, Jaime Cajigas, Rubén García, Vicente Terán, Jesús y Daniel de Cos, Javier Lozano, Teresa Cuesta, Laura Soler, Fabio Teolis, Elena Agüero y el resto del excelente equipo por recibirme tan amablemente y de quienes tanto me queda por aprender. A Jéssica Gutiérrez por su amistad y paciencia. Por su capacidad de anteponer los intereses ajenos a los suyos y por la sonrisa perenne. Gracias por permitirme aprender de ti.

A Osmar Góngora, René Valentín, René Rivero, Guillermo Pérez, Jose Vázquez, Alberto Muñoz, Víctor Hernández y todo el Radio Club de La Habana Vieja con quienes conocí ese maravilloso hobby que es la Radio.

A los excelentes profesores de la Cujae por su entrega. Por entender el significado de “trabajar por amor”. A Antonio Alejo, Orestes Cuba, Grettel López, Ariel Fajardo, Leysi Riso, así como a Olivia, Evidio, Luis y los inolvidables profesores de La Lenin por su contagiosa pasión por la ciencia.

A todas esas personas que puedo haber olvidado con las tensiones de última hora, pero que ocupan un lugar especial en mi corazón.

A España por esta gran oportunidad y la excelente acogida.

A todos: nuevamente gracias por hacerlo posible

Acrónimos

ADS	Advanced Design System
AlGaN	Nitruro de Galio y Aluminio
AlN	Nitruro de Aluminio
AWR	Applied Wave Research
DC	Direct Current
DHFET	Dual Heterojunction FET
FET	Field Effect Transistor
GaAs	Gallium Arsenide
GaN	Gallium Nitride
HBT	Heterojunction Bipolar Transistor
HEMT	High Electron Mobility Transistor
LDMOS	Laterally Diffused Metal Oxide Semiconductor
MESFET	Metal-Semiconductor Field-Effect Transistor
MMIC	Microwave Monolithic Integrated Circuit
MOSFET	Metal Oxide Field Effect Transistor
P_{1dB}	1dB Compression Point
PAE	Power Added Efficiency
SiC	Silicon Carbide
SiGe	Silicon Germanium

Tabla de Contenido

Agradecimientos 4

Acrónimos 6

Índice de Figuras 9

Índice de Tablas 11

Índice de Ecuaciones 12

1. Introducción 13

1.1. La Tecnología D01GH de OMMIC 15

1.2. Estudio Preliminar 17

2. El Dispositivo Activo 19

2.1. Modelado 22

2.2. Estudio de DC 23

2.3. Análisis de Ganancia y Polarización. Clases de Operación 25

2.4. Estudio de Estabilidad 27

2.4.1. Estabilización del Dispositivo Activo 31

2.5. Caracterización de Gran Señal 33

2.6. Simulación de Load-Pull 33

3. Síntesis de la Red de Terminación y Combinación de Potencia 37

3.1. Redes de Polarización 44

4. Composición del Circuito 48

4.1. Módulos del MMIC 48

4.1.1. Red de Entrada 48

4.1.2. Bloque de Excitación 49

4.1.3. Red Interetapa 49

4.1.4. Bloque de Potencia 49

4.1.5. Combinador de Salida 50

5. Modelo Eléctrico 53

6. Análisis Electromagnético 55

7. Estabilidad de Gran Señal. Oscilaciones de Modo Impar 59

8. Análisis Estadístico 65

8.1. Análisis de P_{1dB} 65

8.2. Análisis de Parámetros S 66

9. Análisis Térmico 70

10. Caracterización del Diseño 75

10.1. Polarización 75

10.2. Parámetros S 76
10.3. Figura de Ruido 76
10.4. P_{1dB} 77
10.5. Perfil AM/AM 77
10.6. Perfil AM/PM 78
10.7. Eficiencia 78
10.8. Intermodulación 79
10.9. Dimensiones 79
11. Notas de Aplicación 81
11.1. Red de Polarización Externa 81
11.1.1. Bonding Map 82
11.1.2. Encapsulado 83
12. Conclusiones 86

Índice de Figuras

Figura 1. Tecnologías de OMMIC 15
Figura 2. Perfil de la Tecnología D01GH 16
Figura 3. Perfil de Capas Activas de la Tecnología D01GH 16
Figura 4. Transistor de 8 Dedos. Acceso de Puerta (Marrón-Izquierda), Fuente (Gris-Superior e Inferior) y Drenador (Marrón-Derecha) 17
Figura 5. Diagrama en Bloques Preliminar del MMIC 18
Figura 6. Diagrama de Energía de un HEMT de Heterounión Única (Izquierda) y de Doble Heterounión (Derecha) 19
Figura 7. Dibujo Simplificado de un HEMT 20
Figura 8. Curvas de Transferencia de un FET de Deplexión (Rojo) y Enriquecimiento (Azul) 20
Figura 9. Operación de un FET en la Región Lineal 21
Figura 10. Operación de un FET en la Región de Saturación 21
Figura 11. Origen Físico de los Elementos de un Modelo No Lineal de un HEMT 22
Figura 12. Modelo Empírico para un HEMT de GaN 23
Figura 13. Curvas de DC del Transistor 23
Figura 14. Perfil de Transferencia del FET 24
Figura 15. Perfil de Transferencia, Gm1 y Gm3 24
Figura 16. Evolución de la Ganancia con V_{GS}. Clase C (debajo de la Línea Azul), Clase AB (entre Azul y Verde) y Clase A (encima de la Línea Verde) 25
Figura 17. Líneas de Carga para Clase A (Traza Azul) y Clase AB (Traza Negra) 26
Figura 18. Análisis de Parámetros S en un Transistor 8x100 µm 27
Figura 19. Círculos de Estabilidad de Fuente y Carga a 15 GHz 28
Figura 20. Círculos de Estabilidad de Fuente y Carga. Barrido en Frecuencia 28
Figura 21. Factor de Estabilidad de Rollet en el Transistor Bajo Estudio 29
Figura 22. Factor de Estabilidad de Edwards-Sinsky 30
Figura 23. Ganancia Máxima Disponible 30
Figura 24. Círculos de Ganancia 31
Figura 25. Estabilización del Transistor con la Red RC 32
Figura 26. Mejora del Factor de Rollet con la Red RC 32
Figura 27. Estabilización del Transistor con Red RC y Resistencia de Polarización de la Figura 25 33
Figura 28. Contornos de Load Pull para PAE (Traza Roja) y P_{1dB} (Traza Azul) 34
Figura 29. Verificación de las Impedancias de Load-Pull 35
Figura 30. Verificación de las Impedancias de Load-Pull. PAE (Izquierda), Ganancia y Perfil AM/AM (Derecha) 35
Figura 31. Líneas de Carga Estática (Negro) y Dinámica (Azul) 35
Figura 32. Adaptación de Impedancia Multietapa 37
Figura 33. Adaptación de Impedancias. Una sola Etapa (Izquierda), Multietapa (Derecha) 38
Figura 34. Comparativa de Adaptadores de Impedancia. Una sola Etapa (Izquierda), Multietapa (Derecha) 38
Figura 35. Comparativa de Adaptadores de Impedancia. Una sola Etapa (Rojo), Multietapa (Azul) 39
Figura 36. Estructura del Combinador de Potencia utilizando las Secciones Transformadoras de Impedancia Ideales 40
Figura 37. Estructura del Combinador de Potencia 41
Figura 38. Estructura del Combinador de Potencia. Líneas de Transmisión Modificadas 42

Figura 39. Estructura del Combinador de Potencia de Salida. Líneas de Transmisión Modificadas y Optimizadas 43
Figura 40. Estructura de la Red Interetapa. Líneas de Transmisión Modificadas y Optimizadas 43
Figura 41. Red de Estabilización RC del Combinador Interetapa 44
Figura 42. Red de Entrada 44
Figura 43. Red de Entrada con Redes de Polarización Resistiva de Puerta 45
Figura 44. Red Interetapa con Redes de Polarización Resistiva de Puerta 45
Figura 45. Red de Polarización por Desplazamiento de Corto utilizada en la Etapa Excitadora. 46
Figura 46. Simulación de la Red de Polarización del Excitador 46
Figura 47. Red de Polarización por Desplazamiento de Corto utilizada en la Etapa de Potencia 47
Figura 48. Simulación de la Red de Polarización de la Etapa de Potencia 47
Figura 49. Red de Entrada 48
Figura 50. Bloque de Excitación 49
Figura 51. Red Interetapa 50
Figura 52. Bloque de Potencia 51
Figura 53. Combinador de Salida 51
Figura 54. Layout Preliminar del MMIC 52
Figura 55. Parámetros S para la Simulación Eléctrica 53
Figura 56. Barrido de Potencia y Frecuencia para el Modelo Eléctrico 54
Figura 57. P_{1dB} para la Simulación en el Modelo Eléctrico 54
Figura 58. Mallado de Momentum para el Combinador de Salida 56
Figura 59. Visualización del Campo Electromagnético en el Combinador de Salida 56
Figura 60. Parámetros S del Amplificador con Simulación Electromagnética 57
Figura 61. Barrido en Potencia y Frecuencia del Amplificador con Simulación Electromagnética 58
Figura 62. P_{1dB} del Amplificador con Simulación Electromagnética 58
Figura 63. Oscilaciones de Modo Impar. Resistencia de Estabilización 60
Figura 64. Localización de la Perturbación en el Análisis de Estabilidad. Punto de Máxima Visibilidad 60
Figura 65. Diagrama de Polos y Ceros en Pequeña Señal con Sonda conectada en un Drenador de la Etapa de Salida 61
Figura 66. Localización de la Perturbación en el Análisis de Estabilidad. Punto de Mínima Visibilidad 61
Figura 67. Diagrama de Polos y Ceros en Pequeña Señal. Sonda conectada en una Tierra Virtual de la Etapa de Salida 62
Figura 68. Evolución de los Polos a la Región Inestable con el Incremento de R_{stab} 62
Figura 69. Evolución de los Polos a la Región Inestable con el Incremento de R_{stab} con Resistencia Alternativa entre Puertas 63
Figura 70. Aparición de Polos Inestables en el Barrido en Potencia 64
Figura 71. Ausencia de Polos Inestables desde Pequeña Señal hasta Saturación 64
Figura 72. Dispersión del P_{1dB} (Rojo). Simulación Nominal (Azul) 66
Figura 73. Distribución Estadística del P_{1dB} a 13.5 GHz (Rojo), 15.75 GHz (Azul) y 18 GHz (Verde) 66
Figura 74. Dispersión de la Ganancia de Pequeña Señal (Rojo). Simulación Nominal (Azul) 67
Figura 75. Distribución estadística del S_{21} en el Centro de la Banda 67
Figura 76. Dispersión de la Adaptación de Entrada (Rojo). Simulación Nominal (Azul) 68
Figura 77. Distribución Estadística del S_{11} a 13.5 GHz (Rojo), 17.5GHz (Azul) y 18.5 GHz (Verde) 68

Figura 78. Dispersión de la Adaptación de Salida (Rojo). Simulación Nominal (Azul) 68
Figura 79. Distribución Estadística de la Adaptación de Salida a 16.5 GHz 69
Figura 80. Modelado del Transistor para el Análisis Térmico 71
Figura 81. Mallado de un Transistor en el Análisis Térmico 72
Figura 82. Resultados de la Simulación Térmica en la Sección donde se encuentran Dos Transistores de la Etapa de Salida a T_{base}=25 ˚C 73
Figura 83. Vista Ampliada de la Distribución de la Temperatura en un Transistor a T_{base}=25 ˚C 73
Figura 84. Resultados de la Simulación Térmica en la Sección donde se encuentran Dos Transistores de la Etapa de Salida a T_{base}=51 ˚C 74
Figura 85. Vista Ampliada de la Distribución de la Temperatura en un Transistor a T_{base}=51 ˚C 74
Figura 86. Análisis de Parámetros S. Resultado Final 76
Figura 87. Análisis de la Figura de Ruido. Resultado Final 76
Figura 88. Análisis de la Potencia de Salida a 1 dB de Compresión de Ganancia. Resultado Final 77
Figura 89. Perfil AM/AM. Resultado Final 77
Figura 90. Perfil AM/PM en la Banda de Trabajo. Resultado Final 78
Figura 91. Perfil de Eficiencia. Resultado Final 78
Figura 92. Relación de Intermodulación a 10 dB de Back-Off. Resultado Final 79
Figura 93. Dibujo con Cota Simplificada para Bonding. Dimensiones en mm 80
Figura 94. Frecuencia de Auto Resonancia Serie para el Encapsulado 0201 de AVX Accu-P® ... 81
Figura 95. Estructura de la Red de Polarización Externa de Salida 81
Figura 96. Montaje Recomendado para Polarización con Red Interna 82
Figura 97. Hilos no Conectados para Operación con Red de Polarización Externa 83
Figura 98. Ejemplo de Aplicación en Encapsulado con Red de Polarización Externa 84
Figura 99. Ejemplo de Aplicación en Encapsulado con Red de Polarización Externa. Detalle Ampliado 85
Figura 100. Ejemplo de Aplicación en Encapsulado con Red de Polarización Externa. Detalle Ampliado 85

Índice de Tablas

Tabla 1. Especificaciones para el Amplificador de Potencia solicitadas por OMMIC 15
Tabla 2. Análisis de Load-Pull para Diferentes Puntos de Frecuencia 34
Tabla 3. Valores Objetivos para la Simulación de Yield 65
Tabla 4. Conductividad Térmica de los Materiales que componen los Transistores del MMIC . 70
Tabla 5. Características del Amplificador 75
Tabla 6. Valores de Polarización 75
Tabla 7. Comparativa de Amplificadores Similares en el Mercado 87

Índice de Ecuaciones

Ecuación 1. Resistencia Óptima de Carga 26
Ecuación 2. Potencia de Salida de RF 26
Ecuación 3. Coeficiente de Reflexión a la Entrada 27
Ecuación 4. Coeficiente de Reflexión a la Salida 27
Ecuación 5. Centro del Círculo de Estabilidad 27
Ecuación 6. Radio del Círculo de Estabilidad 28
Ecuación 7. Factor Delta 28
Ecuación 8. Factor de Estabilidad de Rollet 29
Ecuación 9. Factor de Estabilidad de Edwards-Sinsky 29
Ecuación 10. Máxima Ganancia Disponible 30
Ecuación 11. Máxima Ganancia Estable 30
Ecuación 12. Factor de Calidad 37
Ecuación 13. Relación de Transformación de Impedancias 39

1. Introducción

El auge de las tecnologías inalámbricas, la creciente demanda del ancho de banda y la congestión del espectro radioeléctrico, han forzado la utilización de frecuencias portadoras cada vez más elevadas, las cuales implican un incremento en la complejidad de los circuitos de radiofrecuencia al hacerse necesaria la miniaturización debido a los efectos parásitos (inductancias y capacitancias), el incremento de los acoplos y realimentaciones, la aparición de oscilaciones y la necesidad de empleo de nuevos semiconductores.

De la era de las comunicaciones ionosféricas en la banda de HF, hasta el uso de ondas milimétricas, la tecnología que hacía posible las comunicaciones transoceánicas que comunicaban latitudes remotas del globo ha evolucionado mucho. Actualmente, con la existencia de cables submarinos de fibra óptica que conectan los grandes núcleos urbanos y hacen posible las comunicaciones transoceánicas, el mercado de las radiocomunicaciones ha cambiado drásticamente; enfocándose, principalmente, en la conectividad de medio y corto alcance con tasas de transferencia cada vez más elevadas.

Junto con las comunicaciones terrestres, las tecnologías inalámbricas para objetos en vuelo como satélites, aviación civil y comercial entre otros, también han migrado a las bandas de microondas, donde se consiguen antenas de dimensiones razonables con pérdidas de propagación aceptables y anchos de banda más acordes a las necesidades de conectividad actuales.

Con el aumento de la frecuencia, se incrementan las dificultades de implementación de los circuitos electrónicos y el coste de los componentes. Hasta la banda de UHF, resulta relativamente económico implementar amplificadores de potencia clásicos (Clases A, B, AB y C) en tecnología híbrida como consecuencia del desarrollo de los procesos de Silicio, la mejora de los transistores bipolares y la aparición y mejora de los transistores de efecto de campo (MOSFET, LDMOS, entre otros). A frecuencias de microondas (superiores a 3 GHz), las complicaciones no sólo vienen de los efectos parásitos de los componentes, que se hacen más significativos al tiempo que los acoplos capacitivos representan reactancias bajas que permiten la realimentación de los circuitos, sino que las longitudes de las líneas de transmisión comienzan a representar fracciones de lambda, lo que facilita la radiación de las señales que intenta transmitir; sino que el Silicio, semiconductor por excelencia de las bandas de bajas frecuencias por su excelente relación calidad precio, deja de ser eficaz y la estructura de los transistores tiene que ser rediseñada para permitir tiempos de conmutación cada vez más cortos. En este sentido, se han estado realizando continuas investigaciones en los materiales semiconductores y en la estructura de los transistores, como el desarrollo de los HBT en SiGe. Uno de los materiales favoritos desde el comienzo de estas investigaciones, es el AsGa, debido a su excelente movilidad electrónica. A finales de la década de 1950´s y principios de 1960´s, se hicieron varios experimentos con transistores bipolares en Arseniuro de Galio, que no resultaron exitosos, lo que derivó en un campo de estudio de estructuras alternativas.

En 1967, se reporta el primer MESFET de Arseniuro de Galio con una frecuencia máxima de oscilación f_{max}= 3 GHz[1] y en 1973, se consiguieron f_{max} de 80 y 100 GHz, con longitudes de puerta de 0.5 µm[2] y ya en la década de los 90, se comienza a experimentar con materiales de

[1] W. W. Hooper and W. I. Lehrer, An Epitaxial GaAs Field-Effect Transistor, *Proc. IEEE, 55*, pp. 1237-1238, 1967

[2] W. Baechtold, K. Daetwyler, T. Forster, T. O. Mohr, W. Walter, and P. Wolf, Half-micron Si and GaAs Shottky-Barrier Field-Effect Transistors, *Electron. Lett.*, 9, pp. 231-234, 1973

gran ancho de banda prohibida como el SiC y GaN para amplificadores de potencia en bandas de microondas[3,4].

Los MESFETs fueron los transistores por excelencia en la banda de microondas por más de 30 años[5], los que aumentaron las frecuencias disponibles en el espectro e hizo posible la expansión de las comunicaciones satelitales; no sólo por su excelente respuesta en frecuencia y ruido, sino también por su inherente tolerancia a la radiación ionizante[6,7] que tanto afecta al Silicio de la electrónica de los satélites en órbita, especialmente a los de órbita media y geoestacionarios.

Los estudios realizados en las heteroestructuras de AlGaAs/GaAs dieron lugar a la aparición de los HEMTs en 1978. El corazón de un HEMT es la heterounión formada entre la capa del canal, que tiene una banda de conducción de menor energía y la barrera, con una banda de conducción de mayor energía[8]. En esta heterounión, se forma el gas bidireccional de electrones (2DEG) con una mejora significativa en la movilidad electrónica[9]. Otras variaciones han sido introducidas para mejorar las prestaciones de los HEMTs, como la colocación de una doble heterounión, donde el canal se intercala entre dos capas barrera.

Ya a mediados de 1980, los HEMTs de AlGaAs/GaAs superaron al MESFET de GaAs en respuesta en frecuencia y ruido, y en 1985, el estado del arte estaba en longitudes de puerta de 0.5 µm, valores de f_{max} de 120 GHz y figuras de ruido mínimas de 1.2 dB a 18 GHz[10].

Con la aparición y desarrollo del Nitruro de Galio, que al igual que el Arseniuro de Galio, posee altas velocidades de saturación electrónica que les permite su operación en altas frecuencias, éste tiene una mayor tensión de ruptura y ancho de banda prohibida, lo que favorece una mayor densidad de potencia de salida, mayores tensiones de operación e impedancias de entrada más altas que el GaAs, se ha revolucionado el mercado de los amplificadores de potencia de microondas, al permitir el desarrollo de dispositivos de alta frecuencia y mayor eficiencia en espacios más reducidos.

La utilización de transistores de alta movilidad electrónica a frecuencias de microondas está enfocada mayoritariamente en tecnologías monolíticas, donde, a diferencia de los híbridos, éstas permiten la fabricación de todos los componentes del circuito, incluyendo condensadores, resistencias, inductores y líneas de transmisión en un solo sustrato, contribuyendo a una mayor integración, mayor repetitividad de los circuitos y la posibilidad de operar a frecuencias más elevadas debido al mayor control de las líneas y uniones, además de los beneficios que ofrece la miniaturización en el control de los efectos parásitos.

---

[3] C. E. Weitzel, Wide bandgap Semiconductor Power Electronics, *IEDM Tech. Dig.*, pp. 51-54, 1998

[4] S. C. Binari, K. Doverspike, G. Kelner, H. B. Dietrich, and A. E. Wickenden, GaN FETs for Microwave and High-Temperature Applications, *Solid State Electronics*, 41, pp. 177-180, 1997

[5] F. Schwierz and J. J. Liou, *Modern Microwave Transistors Theory, Design and Performance.* Hoboken, New Jersey, USA: Wiley, 2003

[6] M. A. Listvan, P. J. Vold and D. K. Arch, "Ionizing Radiation Hardness of GaAs Technologies," in IEEE Transactions on Nuclear Science, vol. 34, no. 6, pp. 1663-1668, Dec. 1987

[7] A. Meulenberg, H. -. A. Hung, K. E. Peterson and W. T. Anderson, "Total dose and transient radiation effects on GaAs MMICs," in IEEE Transactions on Electron Devices, vol. 35, no. 12, pp. 2125-2132, Dec. 1988

[8] F. Schwierz and J. J. Liou, *Modern Microwave Transistors Theory, Design and Performance.* Hoboken, New Jersey, USA: Wiley, 2003

[9] R. Dingle, H. L. Störmer, A. C. Gossard, and W. Wiegmann, Electron Mobilities in Modulation-Doped Semiconductor Heterojunction Superlattices, *Appl. Phys. Lett., 33*, pp.665-667, 1978

[10] P. C. Chao, S. C. Palmateer, P. M. Smith, U. K. Mishra, K. H. Duh, and J. C. M. Hwang, Millimeter-Wave Low-Noise High Electron Mobility Transitors, *IEEE Electron Device Lett., 6*, pp. 531-533, 1985

Teniendo en cuenta la creciente demanda de amplificadores de potencia en las bandas de microondas y la actual evolución a las tecnologías 5G, este documento presenta el diseño de un amplificador de potencia en tecnología monolítica para la banda Ku en Nitruro de Galio (GaN), utilizando la tecnología D01GH de OMMIC y basado en las especificaciones descritas en la Tabla 1, el cual será realizado en un formato de dice de 3000 x 2000 µm para fabricar en una oblea multiproyecto. La estructura del documento pretende plasmar los pasos fundamentales que se han llevado a cabo en la etapa de diseño, teniendo en cuenta que este es un proceso iterativo de continuas modificaciones en el Layout y Esquemático determinado por relaciones de compromiso.

Especificación	Valor
Rango de Frecuencia	13.5 - 18 GHz
Ganancia	23 dB
PAE	> 35%
S_{11}	< -10 dB
S_{22}	< -10 dB
P_{1dB}	9 W

Tabla 1. Especificaciones para el Amplificador de Potencia solicitadas por OMMIC

1.1. La Tecnología D01GH de OMMIC

OMMIC es una empresa francesa líder en Europa en la fabricación de MMICs que ha desarrollado varias tecnologías de GaAs calificadas para espacio y se encuentra en proceso de preproducción de la tecnología D01GH (**D**epletion, **0.1** µm Gate Width, **G**aN, **H**EMT), la cual pretende calificar para 2020, lo que la convierte en una de las pocas foundries europeas con Nitruro de Galio. La Figura 1 muestra las tecnologías disponibles actualmente de OMMIC.

Process	ED02AH	D01PH	D01MH	D007IH	D01GH	D006GH
Technology	GaAs p-Hemt	GaAs p-Hemt	GaAs m-Hemt	GaAs m-Hemt	GaN on Si/SiC	GaN on Si/SiC
Status	Production	Production	Production	Production	Preproduction	Development
Space Grade	Space Qualified	Space Qualified	Space Qualified	In 2020	In 2020	-
Gate Length (µm)	0.18	0.135	0.125	0.07	0.1	0.06
Wafer Size (")	3	3	3	3	3	3
Thinkness (µm)	100	70 || 100	70 || 100	70 || 100	100	100
Gate Write	E-beam	E-beam	E-beam	E-beam	E-beam	E-beam
Ft (GHz)	60	100	150	300	110	170
Fmax (GHz)	110	180	250	450	160	250
Vbgd (V)	8	12	8	4	40	25
Vds max (V)	7	10	6	3	25	20
Idss (mA/mm)	250(on)/140(off)	500	300	200	700	800
Idss max (mA/mm)	400(on)/180(off)	700	500	400	1100	1200
MIM Capacitors (pF/mm²)	49 & 400	400	400	400	400	400
NF (dB)	0.8 (18 GHz)	1.1 (GHz)	0.8 (30 GHz)	0.5 (30 GHz)	1.5 (40 GHz)	1 (50 GHz)
Power Density (mW/mm)	330	640	300	NA	3300	2000
gm (mS/mm)	450	650	700	1600	650	700

Figura 1. Tecnologías de OMMIC

La tecnología D01GH está basada en transistores de efecto de campo de doble heteroestructura (DHFET, **D**ouble **H**eterostructure **F**ield **E**ffect **T**ransistor) de AlN-GaN-AlGaN sobre sustrato de Silicio de alta resistividad, además de resistencias de película metálica delgada (NiCr), condensadores de Si_3N_4 y Si_3N_4+SiO_2, pasivación de Si_3N_4 y agujeros metalizados a la parte inferior del MMIC, entre otros. Una vista lateral de la tecnología se muestra en la Figura 2 y los transistores usados en la Figura 3, donde se puede apreciar la composición de las capas que forman las heterouniones y la disposición de los accesos del transistor.



Figura 2. Perfil de la Tecnología D01GH



Figura 3. Perfil de Capas Activas de la Tecnología D01GH

La posibilidad de integrar los componentes activos y pasivos en un único sustrato permite la utilización de esta tecnología hasta 50 GHz con densidades de potencia superiores a las tecnologías de GaAs.



Figura 4. Transistor de 8 Dedos. Acceso de Puerta (Marrón-Izquierda), Fuente (Gris-Superior e Inferior) y Drenador (Marrón-Derecha)

La Figura 4 muestra un transistor de 8 dedos de esta tecnología, donde se pueden observar los accesos de puerta, fuente y drenador, así como los puentes aéreos que forman las interconexiones entre los accesos de fuente y que deben ser conectados por la parte superior e inferior.

1.2. Estudio Preliminar

El tipo de transistor disponible en la tecnología D01GH para amplificadores, puede ser escalado hasta 100 µm de ancho de puerta y 8 dedos. Dado que el diseño pretende conseguir 9 W en 6 mm^2 de dice y que los transistores tienen una densidad de potencia máxima de 3300 mW/mm, se necesitan un mínimo de 4 transistores de dimensión máxima para cubrir la potencia de salida, dejando un margen para las pérdidas en las líneas de transmisión y considerando que el dispositivo activo no dará la máxima potencia en toda la banda debido a las ligeras desadaptaciones de la red de terminación y combinación.

Se plantea un diseño de dos etapas con estructura de árbol con redes de división y combinación de potencia, que ejercen de transformadores de impedancias como muestra la Figura 5.



Figura 5. Diagrama en Bloques Preliminar del MMIC

En las siguientes etapas, se procederá con la caracterización de los transistores, el diseño, verificación y optimización de las redes de adaptación de impedancias, polarización y combinación de potencia, así como los estudios de estabilidad, dispersión y térmico que garanticen el adecuado funcionamiento del amplificador.

2. El Dispositivo Activo

Los Transistores de Alta Movilidad Electrónica (HEMT) son ampliamente utilizados en las bandas de microondas debido a su excelente respuesta en frecuencia. Su funcionamiento presenta similitudes con los bien conocidos MESFETs, con la diferencia de que el canal de conducción se compone de una heterounión en lugar de un material semiconductor dopado.

Para su construcción, se parte de una oblea de Silicio (Si) o Carburo de Silicio (SiC), esta última con mejores prestaciones debido a su mayor capacidad de manejo de potencia y su mayor conductividad térmica, con la desventaja de su elevado coste. Debido a la diferencia en el parámetro de red del GaN y el Si, se hace crecer una capa encima de la oblea base llamada buffer, que mejora la interacción entre ambos materiales a la vez que aporta una superficie más uniforme, la cual permite el crecimiento regular de las siguientes capas epitaxiales que componen el transistor y permite controlar con precisión el nivel de impurezas. Cuando se utiliza sustrato de SiC, además de las ventajas térmicas que ofrece, ocurre una mejor adhesión del GaN sobre el sustrato debido a la similitud de sus parámetros de red.

Encima de la capa Buffer se hacen crecer diferentes semiconductores de similar parámetro de red y diferentes bandas prohibidas, lo que genera un pozo de potencial en la unión de ambos materiales, que atrapa los portadores de carga (electrones) entre los dos semiconductores dando lugar a una capa muy fina conocido como gas de electrones bidimensional (2DEG), donde los electrones pueden ser acelerados a alta velocidad por la acción de un campo eléctrico y sin colisionar con impurezas dado que esta región no está dopada.

Una variante de los HEMTs previamente descritos son los DHFET, basados en el mismo principio de funcionamiento de las heterouniones, con la diferencia de que estos últimos incorporan dos, en lugar de una, lo que mejora el confinamiento de los electrones, una mayor transconductancia y un perfil de transferencia con una región lineal mejor definida y menor fuga de corriente cuando el dispositivo está cortado[11]. La Figura 6 muestra una comparativa de los diagramas de ambos tipos de HEMT donde se puede observar el incremento del ancho del canal en la configuración de doble heterounión.



Figura 6. Diagrama de Energía de un HEMT de Heterounión Única (Izquierda) y de Doble Heterounión (Derecha)

[11] M. Micovic et al., "GaN double heterojunction field effect transistor for microwave and millimeterwave power applications," IEDM Technical Digest. IEEE International Electron Devices Meeting, 2004., San Francisco, CA, 2004, pp. 807-810

En la parte superior de las capas de semiconductores se hacen crecer dos regiones altamente dopadas de semiconductor tipo N y encima de ellas, se sitúan accesos metálicos. Entre estas dos regiones de semiconductor dopado se coloca una estrecha región metálica en contacto directo con el semiconductor formando una unión Schottky. Los accesos metálicos colocados sobre las regiones altamente dopadas se conocen como "Fuente" (**S**ource) y "Drenador" (**D**rain) y la fina región intermedia se le denomina "Puerta" (**G**ate). La Figura 7 muestra de forma simplificada la estructura del HEMT de GaN de doble heterounión de la tecnología D01GH.

El contacto directo entre el metal y el semiconductor da lugar a la aparición de una región vacía de portadores que representa un impedimento a la libre circulación de los portadores de carga. Cuando el campo eléctrico entre la Puerta y el canal varía (con V_{GS} y V_{GD}.), la altura de la región de deplexión puede ser modulada y de esta forma, se controla el flujo de portadores de carga. Por esta razón, se puede definir una tensión de puerta a fuente para la cual no existe corriente entre fuente y drenador. Esta tensión puede ser positiva o negativa y su polaridad permite hacer la primera gran distinción entre los transistores de efecto de campo: Deplexión o Enriquecimiento.



Figura 7. Dibujo Simplificado de un HEMT



Figura 8. Curvas de Transferencia de un FET de Deplexión (Rojo) y Enriquecimiento (Azul)

La Figura 8 muestra el perfil de transferencia de un dispositivo de deplexión (traza roja) donde se aprecia la existencia de corriente entre fuente y drenador cuando $V_{GS} = 0$. Además, se muestra el perfil de un dispositivo de enriquecimiento (traza azul) donde se observa la

circulación de corriente entre fuente y drenador para valores positivos de tensión de polarización.

Las tensiones V_{GS} y V_{GD}determinan la altura de la región de deplexión en sus respectivos terminales (fuente y drenador).

Para analizar el comportamiento del HEMT en régimen de DC, se hará un paralelismo con el MESFET a modo de simplificar el modelo dado que el foco de atención se sitúa en la región de deplexión y no en el canal propiamente dicho.

Para valores bajos, donde $V_{GD} \approx V_{GS}$, la región de deplexión tiene la misma altura a lo largo del canal, lo que está determinado por V_{GS}.



Figura 9. Operación de un FET en la Región Lineal

En estas condiciones, V_{GS} controla el área transversal del canal que está disponible para la conducción, lo que puede ser modelado como una resistencia variable controlada por la tensión V_{GS}. Esta región de operación es conocida como "Región Lineal", "Región Óhmica o "Triodo"

Cuando V_{DS} se hace mayor, V_{GD} se hace notablemente menor que V_{GS}. Bajo estas circunstancias, la región de deplexión se hace más alta del lado del drenador. En ese momento, la corriente deja de seguir de manera lineal a V_{DS}. Cuando esta tensión continúa creciendo, se alcanza cierto equilibrio entre la altura de la región de deplexión y la concentración de electrones, lo que provoca que I_{DS} se mantenga aproximadamente estable (deje de crecer) y se mantenga independiente de V_{DS}. En esta región, el FET se comporta como una fuente de corriente controlada por tensión. Esta región se conoce como "Región de Saturación".



Figura 10. Operación de un FET en la Región de Saturación

Cuando el valor de V_{DS} excede cierto valor determinado por las tensiones de ruptura del semiconductor y la separación entre los conductores, aumenta la conductividad del material semiconductor favoreciendo una corriente descontrolada entre fuente y drenador que cambiará de forma irremediable la estructura física del transistor. A esta tensión se le conoce

como “tensión de ruptura”. Véase el incremento casi vertical de la corriente de drenador para tensiones mayores a 25 V como se muestra más adelante en la Figura 13.

2.1. Modelado

Para facilitar la etapa de diseño con transistores, especialmente a frecuencias de microondas, es común realizar un modelo que ajuste, con la mayor precisión, la respuesta del dispositivo y permita diseñar las redes de adaptación y terminación de impedancias y generar modelos de ordenador fiables en la etapa de diseño.

Existen varios modelos que describen el comportamiento de los HEMT, los que tienen en cuenta los efectos de los componentes parásitos que pueden ser medidos en pequeña señal, así como los efectos no lineales que se hacen notar en régimen de gran señal, el calentamiento[12], entre otros.

La variación de la altura del canal da lugar a la aparición de capacidades no lineales que tienen un efecto considerable en el funcionamiento del transistor en régimen de gran señal y forzará la utilización de técnicas como Load-Pull, utilizada en la sección 2.6 para caracterizar el dispositivo activo y determinar las condiciones óptimas de operación. La respuesta a la frecuencia de trabajo y sus armónicos son de gran importancia para definir la clase de operación del dispositivo así como figuras de mérito como la PAE o IP3; además de la existencia de capacitancias, inductancias y resistencias parásitas introducidas por los accesos metálicos y la propia geometría del dispositivo, las que se pueden analizar de una forma gráfica en la Figura 11[13].



Figura 11. Origen Físico de los Elementos de un Modelo No Lineal de un HEMT

El modelo no lineal mostrado en la Figura 12 describe los efectos introducidos por los contactos metálicos como acoplos capacitivos, inductancias distribuidas o pérdidas óhmicas en los accesos metálicos, así como el modelo intrínseco que describe los diodos de fuente y drenador, la fuente de corriente no lineal controlada por V_{GS}, y V_{DS},, así como la capacitancia

[12] A. Jarndal, B. Bunz and G. Kompa, "Accurate Large-Signal Modeling of AlGaN-GaN HEMT Including Trapping and Self-Heating Induced Dispersion," *2006 IEEE International Symposium on Power Semiconductor Devices and IC's*, Naples, 2006, pp. 1-4

[13] M. Chaibi, “Estudio, Caracterización y Modelado Avanzado de los Efectos Térmicos y Trampa en los Transistores MESFET y HEMT de Microondas”, tesis doctoral, Univ. de Cantabria, 2009

no lineal que aparece en la puerta[14]. Este modelo no lineal es de suma importancia dado que describe el comportamiento del transistor en gran señal lo que resulta de gran utilidad en el diseño de amplificadores de potencia.



Figura 12. Modelo Empírico para un HEMT de GaN[15]

2.2. Estudio de DC

El estudio del dispositivo activo comienza con un análisis de DC para determinar el punto de polarización óptimo. Los resultados se muestran en la Figura 13, donde se puede apreciar una tensión de ruptura de 25 V y una tensión de codo de 2.8 V.



Figura 13. Curvas de DC del Transistor

[14] P. M. Cabral, J. C. Pedro and N. B. Carvalho, "Nonlinear device model of microwave power GaN HEMTs for high power-amplifier design," in IEEE Transactions on Microwave Theory and Techniques, vol. 52, no. 11, pp. 2585-2592, Nov. 2004

[15] P. M. Cabral, J. C. Pedro and N. B. Carvalho, "Nonlinear device model of microwave power GaN HEMTs for high power-amplifier design," in IEEE Transactions on Microwave Theory and Techniques, vol. 52, no. 11, pp. 2585-2592, Nov. 2004

Para garantizar la polarización en clase AB es necesario determinar la tensión de pinch-off. Una primera aproximación se puede llevar a cabo por simple observación de la curva de transferencia mostrada en la Figura 14, donde puede resultar complicado estimar el punto exacto donde comienza la conducción del canal dado que existe una transición suave.



Figura 14. Perfil de Transferencia del FET

Una forma precisa de determinar la tensión de pinch-off es a través de las derivadas de la función de transferencia. El valor de V_{GS} para el cual Gm3 se hace cero (-1.586 V), como se muestra en la Figura 15.

El valor de Gm1 es de gran importancia para entender el efecto de V_{GS} en la ganancia y definir así las distintas clases de operación.



Figura 15. Perfil de Transferencia, Gm1 y Gm3

2.3. Análisis de Ganancia y Polarización. Clases de Operación

Basado en la tensión de pinch-off, se pueden definir los diferentes modos de operación (A, B, AB and C). La Figura 16 muestra de abajo hacia arriba las clases C, B, AB y A de operación, donde se puede apreciar la ausencia de ganancia de pequeña señal y la característica expansión de gran señal del amplificador clase C, así como la expansión de las clases B y AB. La clase B se define en el punto donde V_{GS} es igual a la tensión de pinch-off.



Figura 16. Evolución de la Ganancia con V_{GS}. Clase C (debajo de la Línea Azul), Clase AB (entre Azul y Verde) y Clase A (encima de la Línea Verde)

Para cumplir con los requisitos de ganancia y linealidad de presente diseño, la solución apunta a la clase AB, dada la indeseada expansión de ganancia de la clase B, asociada a un deterioro de la linealidad y la baja eficiencia de la clase A.

En la Figura 17 se puede observar, en azul, el trazado de las líneas de carga para la case A (11.684 W de disipación de potencia en reposo) y la clase AB, en negro, (7.345 W de disipación de potencia en reposo), donde se puede observar una disminución de potencia de 4.34 W entre ambas clases de operación.



Figura 17. Líneas de Carga para Clase A (Traza Azul) y Clase AB (Traza Negra)

Del análisis de la Figura 17 se puede obtener la potencia máxima e impedancia de carga óptima, los que sirven como referencia para validar los resultados de la simulación de Load-Pull obtenidos en la sección 2.6. La impedancia óptima de carga se determina en 11.89 Ω a través de la Ecuación 1 y la máxima potencia de RF en 3 W según la Ecuación 2[16].

$$R_{OL} = \frac{2(V_{DD} - V_k)}{Imax}$$

Ecuación 1. Resistencia Óptima de Carga

$$P_{RF} = \frac{I\,max(V_{DD} - V_k)}{4}$$

Ecuación 2. Potencia de Salida de RF

Se selecciona la tensión de $V_{GS} = -0.5\,V$ $(I_{DS} = 612\,mA)$ y se procede a analizar el transistor en régimen de pequeña señal con parámetros de dispersión (S) para estudiar la estabilidad en un amplio rango de frecuencias como se muestra en la Figura 18.

[16] R. Gilmore, L. Besser, *Practical RF Circuit Design for Modern Wireless Systems, Volume II.* Norwood, MA: Artech House, 2003



Figura 18. Análisis de Parámetros S en un Transistor 8x100 µm

2.4. Estudio de Estabilidad

Un paso imprescindible en el diseño de circuitos con transistores, consiste en realizar un análisis de estabilidad para garantizar el adecuado comportamiento del transistor y evitar situaciones en las que surjan oscilaciones parásitas que degraden o inutilicen por completo el amplificador. Para evitar las oscilaciones, la impedancia de entrada siempre debe tener parte real positiva.

$$|\Gamma_{IN}| = \left|S_{11} + \frac{S_{12}S_{21}\Gamma_L}{1 - S_{22}\Gamma_L}\right|$$

Ecuación 3. Coeficiente de Reflexión a la Entrada

$$|\Gamma_{OUT}| = \left|S_{22} + \frac{S_{12}S_{21}\Gamma_S}{1 - S_{11}\Gamma_S}\right|$$

Ecuación 4. Coeficiente de Reflexión a la Salida

Para cualesquiera valores de Γ_{IN} y Γ_{OUT} correspondientes a cargas pasivas, se dice que el transistor es incondicionalmente estable siempre que sus módulos sean menores que la unidad, como se describe en la Ecuación 3 y la Ecuación 4, de las que se pueden representar una circunferencia de centro (C_L) y radio (r_L) descritos en la Ecuación 5 y la Ecuación 6 respectivamente, por lo que conviene definir el factor Δ de la Ecuación 7.

$$C_L = \frac{(S_{22} - \Delta S_{11}^*)^*}{|S_{22}|^2 - |\Delta|^2}$$

Ecuación 5. Centro del Círculo de Estabilidad

$$r_L = \left| \frac{S_{12}S_{21}}{|S_{22}|^2 - |\Delta|^2} \right|$$

Ecuación 6. Radio del Círculo de Estabilidad

$$\Delta = \frac{S_{11}S_{22}}{S_{12}S_{21}}$$

Ecuación 7. Factor Delta

Los círculos de estabilidad de fuente y carga se muestran en la Figura 19, donde se observan regiones en la carta de Smith donde la impedancia de fuente o carga pueden provocar inestabilidades. Esta figura está basada en una simulación de parámetros S a 15 GHz dado que un barrido en frecuencia crearía circunferencias desplazadas que dificultan el análisis del gráfico, como se muestra en la Figura 20.



Figura 19. Círculos de Estabilidad de Fuente y Carga a 15 GHz



Figura 20. Círculos de Estabilidad de Fuente y Carga. Barrido en Frecuencia

Otra forma de describir la estabilidad es a través del factor de Rollet, definido en la Ecuación 8.

$$K = \frac{1 - |S_{11}|^2 - |S_{22}|^2 + |\Delta|^2}{2|S_{12}S_{21}|}$$

Ecuación 8. Factor de Estabilidad de Rollet

El amplificador puede considerarse incondicionalmente estable siempre que $K > 1$ y $|\Delta| < 1$.

Figura 21. Factor de Estabilidad de Rollet en el Transistor Bajo Estudio

Del análisis de los resultados mostrados en la Figura 21, se observa que el dispositivo es condicionalmente estable por debajo de 25 GHz en régimen de pequeña señal, lo que no es concluyente en el caso particular de este amplificador.

La estabilidad de pequeña señal también puede ser analizada y cuantificada a través del factor de Edwards-Sinsky (μ) como muestra la Figura 22, donde los resultados son consistentes con los obtenidos con el factor de Rollet. Este método tiene la ventaja de ser más cuantitativo al representar la distancia al círculo de estabilidad de la entrada en este caso.

$$\mu = \frac{1 - |S_{11}|^2}{|S_{22} - S_{11}^* \Delta| + |S_{12}S_{21}|} > 1$$

Ecuación 9. Factor de Estabilidad de Edwards-Sinsky



Figura 22. Factor de Estabilidad de Edwards-Sinsky

El factor de Rollet también se utiliza para calcular la Máxima Ganancia Disponible (**M**aximum **A**vailable **G**ain, **MAG** por sus siglas en inglés) siempre que se garantice que el transistor es incondicionalmente estable, como se muestra en la Ecuación 10.

$$MAG = \frac{|S_{21}|}{|S_{12}|}\left(K - \sqrt{K^2 - 1}\right)$$

Ecuación 10. Máxima Ganancia Disponible



Figura 23. Ganancia Máxima Disponible

Cuando no es posible conseguir la MAG, se fija una cota de seguridad en el cálculo de la ganancia denominada Máxima Ganancia Estable (**M**aximum **S**table **G**ain, **MSG** por sus siglas en inglés), lo que constituye el límite de la MAG cuando K tiende a 1, como se muestra en la Ecuación 11.

$$MSG = \lim_{K \to 1} MAG = \frac{|S_{21}|}{|S_{12}|}$$

Ecuación 11. Máxima Ganancia Estable

Alrededor de la impedancia óptima con la que se obtiene la MAG, se definen circunferencias de ganancia constante que decrecen cuando aumenta el radio en la medida que el dispositivo activo se encuentra más desadaptado.



Figura 24. Círculos de Ganancia

La Figura 24 muestra las circunferencias de ganancia constante sobre la carta de Smith alrededor de la MAG y para los valores de 14, 12, 10 y 8 dB. Para conseguir estos círculos, así como las gráficas de MAG, ha sido necesario estabilizar el transistor.

2.4.1. Estabilización del Dispositivo Activo

Para garantizar el correcto funcionamiento del amplificador, es necesario diseñar una red de estabilización. Dado que el factor de Rollet se hace menor que la unidad en bajas frecuencias, una solución para lograr la estabilidad puede ser el uso de un condensador en serie con la puerta que aumente la impedancia de baja frecuencia al tiempo que su reactancia resulte imperceptible en la banda de trabajo. Este condensador debe ir colocado junto con una resistencia en paralelo de un valor relativamente alto para que predomine la reactancia capacitiva del condensador sobre su valor resistivo, pero ha de tenerse en cuenta el prácticamente imperceptible, pero existente, consumo de corriente de puerta para garantizar la permanencia de la tensión de polarización. La red se muestra en la Figura 25.

Como puede observarse en la Figura 26 (traza azul), la red RC es capaz de aumentar el factor de Rollet a baja frecuencia aunque sigue existiendo un valle que será corregido escogiendo adecuadamente el valor de la resistencia de polarización de la puerta, como se muestra en la Figura 27.



Figura 25. Estabilización del Transistor con la Red RC

Figura 26. Mejora del Factor de Rollet con la Red RC

La estabilización conseguida es una primera aproximación para continuar con las sucesivas etapas de diseño. Esta red de estabilización será modificada en el diseño de las redes de adaptación de impedancia y el layout para lograr una relación de compromiso con el espacio disponible para la construcción del MMIC.



Figura 27. Estabilización del Transistor con Red RC y Resistencia de Polarización de la Figura 25

2.5. Caracterización de Gran Señal

Debido a la existencia de las capacitancias no lineales que aparecen con la variación de la altura de la región de deplexión, descritas en la sección 2.1, es necesario estudiar el comportamiento del dispositivo activo en régimen de gran señal, donde la señal de entrada crea una gran excursión alrededor del punto de polarización de DC y pone de manifiesto efectos no lineales como la compresión de ganancia y el incremento de la potencia en los armónicos, los que, en función de la impedancia de carga que se presente en el drenador y la puerta, modificarán las formas de onda de drenador.

2.6. Simulación de Load-Pull

Una forma sencilla de caracterizar los circuitos de gran señal es representar en la carta de Smith los contornos de las impedancias de carga que resultan en los valores prescritos de ganancia y potencia de salida[17]. Para esto, se hace variar la impedancia de carga mientras el dispositivo activo opera en régimen de gran señal mientras se analizan parámetros como la potencia de salida y la PAE[18]. Esta técnica es conocida como “Load-Pull”.

La técnica de Load-Pull es ampliamente utilizada en la industria para caracterizar transistores y verificar modelos de simulación. Su origen se remonta al uso de sintonizadores manuales que permitían sintetizar las impedancias deseadas y la evolución a sistemas controlados por ordenador fabricados fundamentalmente por Focus Microwave y Mauri.

[17] S. Maas, *Nonlinear microwave and RF circuits, Second Edition.* Boston: Artech House, 2003
[18] “LOAD-PULL TECHNIQUES,” Microwave Journal, vol. 61, no. 6, pp. 86–92, Jun-2018

Debido al elevado coste de los sintonizadores (Tuners) y su complejidad, especialmente en los inicios, se desarrollaron técnicas como el método Cripps[19], que permitía obtener los contornos de Load Pull con una precisión aceptable basado en conceptos simples de circuito.

La Figura 28 muestra los contornos de PAE y P_{1dB} para el punto de polarización seleccionado obtenidos en una simulación de balance armónico en el punto de compresión de 1dB en ADS. En esta figura se puede observar cierta concentricidad entre la PAE y el P_{1dB}, característica idónea para el presente diseño, típica de un amplificador clase AB. Se obtiene una PAE máxima de un 47.43% y un P_{1dB} máximo de 35.05 dBm a 15 GHz.

Frecuencia (GHz)	Ganancia en Pequeña Señal (dB)	Z_S (Ω)	Z_L (Ω)	P_{1dB} (dBm)	PAE (%)
13	18.85	2.7+j*7.5	11.54+j*7.7	35.03	44.34
14	17.75	2.6+j*6.9	11.54+j*7.7	35.04	44.27
15	16.67	2.5+j*6.4	11.54+j*7.7	35.04	44.12
16	15.63	2.4+j*5.9	11.54+j*7.7	35.04	43.90
17	14.67	2.4+j*5.4	11.54+j*7.7	35.05	43.69
18	13.76	2.4+j*5.0	11.54+j*7.7	35.04	43.30

Tabla 2. Análisis de Load-Pull para Diferentes Puntos de Frecuencia



Figura 28. Contornos de Load Pull para PAE (Traza Roja) y P_{1dB} (Traza Azul)

A modo de verificación, se construye un amplificador de prueba utilizando las impedancias recogidas en la Tabla 2, obtenidas en la simulación de Load-Pull con las redes de estabilización previamente analizadas y con redes de polarización ideales. El circuito se muestra en la Figura 29 y los resultados en la Figura 30.

[19] S. Cripps, "A Theory for the Prediction of GaAs FET Loadpull Power Contours," in IEEE MTT-S International Microwave Symposium Digest, May 1983, pp. 221 - 223



Figura 29. Verificación de las Impedancias de Load-Pull



Figura 30. Verificación de las Impedancias de Load-Pull. PAE (Izquierda), Ganancia y Perfil AM/AM (Derecha)



Figura 31. Líneas de Carga Estática (Negro) y Dinámica (Azul)

La Figura 31 muestra la superposición de las líneas de carga estática y dinámica, donde se observa que esta última tiene forma elíptica debido al efecto de la parte reactiva de la carga.

Existen métodos de diseño de amplificadores de potencia que se centran en la optimización de la línea de carga al disminuir el área de la elipse y acercarla a la forma de una línea. Este método necesita acceder a la fuente de corriente no lineal y se han reportado mejoras significativas en la ganancia y PAE del amplificador.[20]

[20] J. Gautier, *Design of Microwave Active Devices.* London: Wiley, 2014

3. Síntesis de la Red de Terminación y Combinación de Potencia

En esta etapa de diseño, donde ya se conocen las impedancias óptimas de drenador, se procede a diseñar la red de adaptación de la salida, la cual no solo convierte los 50 Ω de la salida a la impedancia deseada, sino que la red también debe hacer la función de combinador de potencia para sumar la potencia proveniente de los cuatro transistores de salida.

Estas transformaciones de impedancias pueden realizarse de diversas formas, desde las clásicas redes L en cascada, construidas con componentes discretos, que son ampliamente utilizadas hasta UHF y que dan lugares a configuraciones Pi paso alto o paso bajo (en función de la disposición de las reactancias inductivas y capacitivas) a los bien conocidos stubs y líneas de transmisión empleados a frecuencias de microondas construidos en tecnología microstrip.

Debido a la naturaleza del amplificador que se diseña, donde la limitación de espacio es un aspecto para tener en cuenta, el uso de stubs en abierto y corto no parece ser una solución escalable, como tampoco lo es el empleo de los inductores disponibles en la tecnología de OMMIC debido a sus efectos parásitos y las limitaciones de manejo de potencia y corriente como consecuencia del ancho máximo permitido por el modelo.

En este punto resulta útil utilizar una configuración híbrida, mostrada en la Figura 32, donde sean líneas de transmisión las encargadas de los desplazamientos por los círculos de ROE constante de la carta de Smith mientras que condensadores a masa se encargan de acercar las impedancias al eje real de la carta.



Figura 32. Adaptación de Impedancia Multietapa

Esta red paso bajos, compuesta por redes L múltiples en cascada, permite realizar una transformación de impedancias de banda ancha eligiendo valores intermedios de impedancias dentro del círculo de Q, definido en la Ecuación 12; además de favorecer la adaptación de prácticamente cualquier impedancia, al eliminar las zonas prohibidas que aparecen en la carta cuando solo se utiliza una red L.

$$Q = \frac{F_c}{B_W}$$

Ecuación 12. Factor de Calidad



Figura 33. Adaptación de Impedancias. Una sola Etapa (Izquierda), Multietapa (Derecha)

La Figura 33 muestra una comparación entre dos redes de adaptación de impedancias de funcionamiento aparentemente similar a la frecuencia de trabajo. Mientras la red mostrada en el gráfico de la izquierda alcanza la adaptación utilizando una línea hasta el círculo Y=1 y llega al centro con un condensador a masa, el segundo, que también emplea el mismo principio, da saltos más cortos que evitan exceder el círculo de Q, lo que provoca un ensanchamiento de la banda de trabajo.

La Figura 34 muestra una comparativa de la adaptación de sendos transformadores de impedancia donde se observa, tomando una adaptación de referencia de -20 dB, que el adaptador de una sola etapa tiene un ancho de banda de 2.36 GHz frente a los 6.53 GHz del adaptador multietapa.



Figura 34. Comparativa de Adaptadores de Impedancia. Una sola Etapa (Izquierda), Multietapa (Derecha)

Los beneficios de utilizar una red múltiple también se pueden observar a través de la carta de Smith, donde, para el caso de una sola etapa, se observa una transición efímera por el centro de la carta; mientras que el transformador multietapa tiene un paso más suave que permite que la adaptación se mantenga en una mayor cantidad de puntos de frecuencias de la vecindad de la frecuencia central.



Figura 35. Comparativa de Adaptadores de Impedancia. Una sola Etapa (Rojo), Multietapa (Azul)

La Figura 37 muestra un combinador de potencia de 4 a 1 compuesto por tres combinadores de 2 a 1 donde las secciones de transformación de impedancias se han dibujado con cajas negras. En este punto solamente se conocen las impedancias de drenador (obtenidas de la simulación de Load-Pull) y la impedancia de salida, RL, que debe ser 50 Ω. De la correcta elección de las impedancias Zb, Zc y Zd dependerá el ancho de banda del amplificador y la potencia que sea capaz de entregar, dado que saltos muy pronunciados de impedancias afectaría el ancho de banda de 3 dB. En los cálculos de las impedancias intermedias debe tenerse en cuenta que esta se divide por N en los nodos donde coinciden N ramas del combinador, por lo que las transformaciones introducidas por los nodos 2 y 4 son el doble de Z_C y Z_L respectivamente.

Para el diseño del adaptador de impedancias es necesario definir la forma del combinador, teniendo en cuenta el espacio disponible en el monolítico y la geometría de los transistores; además de planificar los saltos de impedancia de manera progresiva desde la impedancia de drenador a la de salida para evitar exceder el círculo de Q[21]. Estos saltos de impedancia se pueden calcular haciendo uso de la relación presentada en la Ecuación 13.

$$\frac{Z_a}{Z_b} = \frac{Z_b}{2 \cdot Z_c} = \frac{Z_c}{Z_d} = \frac{Z_d}{2 \cdot Z_L}$$

Ecuación 13. Relación de Transformación de Impedancias

Con lo que se obtiene: Z_b=23.6 Ω, Z_c=24.05 Ω y Z_d=49.05 Ω. Conocidas estas impedancias intermedias situadas sobre el eje real, se pueden sintetizar las redes L compuestas por líneas de transmisión en serie y condensadores a masa utilizando la carta de Smith interactiva de ADS. Existen dos formas de sintetizar estas redes: con condensadores iguales y líneas de impedancia variable o con líneas de impedancia constante y condensadores diferentes, esta última facilita el trabajo con la carta de Smith dado que no es necesario re-normalizar las impedancias con los cambios de anchura de las líneas.

[21] A. Grebennikov, *RF and Microwave Power Amplifier Design.* New York: McGRAW-HILL, 2005

En el presente diseño se utilizarán líneas iguales no solo por las facilidades de cálculo, sino por la necesidad de mantener un ancho mínimo que permita el paso de la corriente de drenador según los límites de densidad de corriente fijados en la guía de diseño provista por OMMIC.

La síntesis a ciegas de las impedancias calculadas resulta un ejercicio poco útil debido a las características geométricas del amplificador y la limitación de espacio del monolítico, dado que las longitudes obtenidas no obedecen las necesidades geométricas de la estructura y dificultan la conexión de los nodos, como se muestra en la Figura 36.



Figura 36. Estructura del Combinador de Potencia utilizando las Secciones Transformadoras de Impedancia Ideales



Figura 37. Estructura del Combinador de Potencia

Basado en los cálculos preliminares, se procede a plegar y modificar las líneas de transmisión del combinador para adaptarla al espacio disponible, como se muestra en la Figura 38, donde además se han colocado los transistores de potencia y sus agujeros metalizados a masa.

La modificación de las longitudes de las líneas de transmisión trae consigo la desadaptación de las impedancias óptimas calculadas en cada punto y ha de llevarse a cabo una optimización con parámetros S que asegure la correcta adaptación de los puertos en el ancho de banda de operación.

Después de la optimización se obtuvo la estructura mostrada en la Figura 39 donde se puede observar la variación de longitud en las líneas plegadas.

Siguiendo el procedimiento descrito con anterioridad, se procede a calcular la red interetapa, que tiene la función de presentar la impedancia de Load-Pull en los drenadores de los transistores de la etapa excitadora, además de combinar su potencia y dividirla en partes iguales para las puertas de los transistores de la etapa de potencia garantizando la impedancia de puerta adecuada. Esta etapa debe incluir la red de estabilización que garantice que el factor de Rollet permanezca por encima de la unidad como se analizó secciones previas.



Figura 38. Estructura del Combinador de Potencia. Líneas de Transmisión Modificadas



Figura 39. Estructura del Combinador de Potencia de Salida. Líneas de Transmisión Modificadas y Optimizadas



Figura 40. Estructura de la Red Interetapa. Líneas de Transmisión Modificadas y Optimizadas

En la estructura mostrada en la Figura 40 es posible observar, además de las líneas y condensadores encargados de realizar la transformación de impedancias, la red de estabilización RC, que se muestra con más detalle en la Figura 41, donde se muestran las líneas colocadas a ambos accesos de la resistencia para conseguir igualar la longitud del condensador y efectuar la conexión.



Figura 41. Red de Estabilización RC del Combinador Interetapa

Finalmente, la Figura 42 muestra la red de adaptación de entrada que ejerce la función de divisor de potencia y que también ha sido diseñada siguiendo el criterio de saltos de impedancia discretos como se detalló con anterioridad.



Figura 42. Red de Entrada

3.1. Redes de Polarización

Para proveer las puertas y drenadores de los transistores con las tensiones de polarización previamente analizadas, se hace necesario la implementación de las redes de polarización, las que, en este diseño, se pueden dividir en dos grupos a juzgar por la corriente que circula por ellas: Redes de Polarización Resistivas y Redes de Corto Desplazado.

Las redes de polarización utilizadas para las puertas de los transistores manejan corrientes del orden de los µA, lo que permite implementarlas con simples resistencias, las cuales, al conectarlas al circuito, su valor óhmico no afecte las impedancias de las redes de adaptación. Estas redes tienen un comportamiento muy plano desde DC hasta varios GHz, donde sus parásitos aún se pueden considerar despreciables y en todo caso, compensables con una optimización global del sistema.



Figura 43. Red de Entrada con Redes de Polarización Resistiva de Puerta

La Figura 43 muestra la red de polarización de entrada donde se han colocado dos resistencias de alto valor óhmico para proveer la tensión de puerta a los transistores de la etapa excitadora. Nótese la existencia de un condensador a masa justo después de la resistencia (del lado de la DC) que sirve para filtrar las componentes de alta frecuencia que pudieran atravesar la resistencia y evita que se transmitan por los cables de polarización de DC, pudiendo generar realimentaciones y oscilaciones.



Figura 44. Red Interetapa con Redes de Polarización Resistiva de Puerta

Para implementar las redes de polarización de alta corriente para los drenadores de los transistores, se hace necesario implementar la técnica del corto desplazado, que consiste en colocar una línea de longitud $\lambda/4$ terminada en un corto generado por un condensador a masa, de esta manera, en el otro extremo de la línea se observa un circuito abierto. Esta condición de abierto se cumple a una sola frecuencia, pero en las frecuencias cercanas se pueden conseguir impedancias relativamente altas (con componentes reactivas) que permiten la operación del amplificador con buenas prestaciones.

La Figura 45 muestra la red de polarización utilizada para los drenadores en la etapa excitadora, donde se puede apreciar el plegado de las líneas para aprovechar el espacio disponible. Nótese el tamaño del bonding pad del extremo de la DC para colocar varios hilos y dividir la corriente que circula por ellos.



Figura 45. Red de Polarización por Desplazamiento de Corto utilizada en la Etapa Excitadora

La Figura 46 muestra el resultado de la simulación de la red de polarización mostrada en la Figura 45, donde es posible observar que el S_{11} no se encuentra en el borde de la carta como consecuencias de las pérdidas propias de la línea de transmisión y se describió en la **¡Error! No se encuentra el origen de la referencia.**.



Figura 46. Simulación de la Red de Polarización del Excitador

De igual manera se procede a diseñar la red de polarización de salida, la que tendrá una longitud ligeramente menor debido al desplazamiento que introducen los hilos de conexión

con la línea de RF y ha sido plegada de forma diferente para aprovechar el espacio disponible. En este caso, debido a que es necesario alimentar el doble de transistores que, en la etapa excitadora, se colocan líneas más gruesas para no exceder la densidad de corriente establecida en la guía de diseño para evitar la migración del metal. La Figura 47 y la Figura 48 muestran la red de polarización utilizada y los resultados de la simulación respectivamente. Esta red de polarización se termina en un bonding Pad del lado de la RF para poder utilizarla de forma opcional y permitir la alimentación externa proporcionada por una red con menores pérdidas y mejor respuesta en frecuencia.



Figura 47. Red de Polarización por Desplazamiento de Corto utilizada en la Etapa de Potencia



Figura 48. Simulación de la Red de Polarización de la Etapa de Potencia

4. Composición del Circuito

Después de haber diseñado cada módulo por separado, se procede a integrarles en bloques. Para esto se utilizó un modelo basado en jerarquías que será de gran utilidad en el análisis electromagnético al permitir ejecutar una co-simulación con los transistores. Los módulos se detallan a continuación:

4.1. Módulos del MMIC

4.1.1. Red de Entrada

La red de entrada se compone de un acceso coplanar para estación de puntas de 200 µm de pitch, además cuenta con la red de polarización resistiva que permite la polarización desde la parte inferior y/o superior, el condensador de bloqueo de DC y las secciones de trasformación de impedancias, como muestra la Figura 49. También se localiza en este módulo la red RC de estabilización de los transistores de la etapa excitadora.



Figura 49. Red de Entrada

4.1.2. Bloque de Excitación

El bloque de excitación, mostrado en la Figura 50, se compone de los dos transistores utilizados en esta etapa y las vías de conexión a masa. En la región central se utiliza una vía doble común para ambos transistores con el objetivo de economizar espacio para colocar la red de polarización de corto desplazado que se utiliza para alimentar los drenadores. En los accesos externos de los transistores se han utilizado vías simples. Para ambos casos se sigue el criterio de mínima distancia entre el acceso de fuente y el agujero metalizado para disminuir los efectos parásitos y proveer un camino de baja impedancia térmica para contribuir a la transferencia de calor entre el transistor y la base del MMIC.



Figura 50. Bloque de Excitación

4.1.3. Red Interetapa

La red interetapa es la encargada de conectar la salida del excitador con la entrada del módulo de potencia al tiempo que garantiza las impedancias necesarias en el ancho de banda de operación. En ella se localiza la red de polarización de los drenadores de la etapa excitadora y la red de polarización de las puertas de los transistores de la etapa de potencia además del circuito de estabilización de esos transistores, como se muestra en la Figura 51.

4.1.4. Bloque de Potencia

El bloque de potencia, mostrado en la Figura 52, está compuesto por los cuatro transistores de la etapa de salida, agrupados de dos en dos con una vía a masa en común.

4.1.5. Combinador de Salida

El combinador de salida se compone de la etapa de transformación y combinación de potencia y su red de polarización por corto desplazado, además de un acceso coplanar para una estación de puntas de 200 µm de pitch, como se muestra en la Figura 53. Nótese la separación física entre la red de polarización y el combinador de salida, así como sus respectivos bonding pads para la conexión en caso de prescindir de la red de polarización externa. Para la correcta operación del transistor es necesario un condensador de bloqueo de DC entre la salida física del MMIC y el acceso de RF del amplificador. En esta etapa se utiliza también dos vías dobles para proveer acceso a masa a los condensadores de la red de polarización y de la red de adaptación de impedancias.



Figura 51. Red Interetapa

Figura 52. Bloque de Potencia



Figura 53. Combinador de Salida



Figura 54. Layout Preliminar del MMIC

5. Modelo Eléctrico

Basado en el circuito de la Figura 54, se realiza una simulación de parámetros S y balance armónico utilizando el modelo eléctrico de los componentes de la librería para analizar el comportamiento del amplificador, donde se observa la necesidad de optimizar las redes considerando el efecto mutuo entre ellas. Los resultados de la optimización se muestran en la Figura 55, donde se estudia el comportamiento en pequeña señal para extraer las adaptaciones de entrada y salida, así como la ganancia de pequeña señal y el aislamiento.

La Figura 56 muestra un barrido en potencia para varias frecuencias, desde pequeña señal hasta saturación; donde se observa de forma aproximada que el punto de compresión de 1 dB se encuentra por encima de los 40 dBm. Para analizar mejor este parámetro se realiza un análisis de compresión mostrado en la Figura 57.



Figura 55. Parámetros S para la Simulación Eléctrica



Figura 56. Barrido de Potencia y Frecuencia para el Modelo Eléctrico



Figura 57. P_{1dB} para la Simulación en el Modelo Eléctrico

6. Análisis Electromagnético

A frecuencias de microondas, donde las longitudes de las líneas de transmisión comienzan a parecerse a la longitud de onda, el análisis electromagnético toma un rol fundamental para verificar el acoplo de las estructuras y asegurar el adecuado comportamiento del circuito, aún más en configuraciones de alta densidad como es el caso del presente diseño, donde se utiliza el plegado de líneas de forma reiterada como recurso de aprovechamiento de espacio.

La presencia de componentes parásitos, acoplamientos inductivos, propagación de las ondas por el sustrato, entre otras; traen consigo la degradación o deriva de la respuesta original. Para tales fines se utilizará el motor de simulación Momentum integrado en ADS.

Para obtener una precisión adecuada con Momentum, es necesario realizar un mallado fino de la superficie, lo que tiene un impacto considerable en los recursos de cómputo necesarios para resolverla y el tiempo de simulación, por lo que debe hallarse un compromiso entre precisión y tiempo de simulación. Además, debe realizarse un barrido en frecuencia no solo en la banda de trabajo, sino desde DC hasta el tercer armónico, como mínimo, para obtener una buena aproximación de la respuesta en potencia en la zona de compresión de ganancia donde los harmónicos comienzan a hacerse considerables y sus terminaciones determinan las formas de onda de drenador. No debe perderse de vista la relación W/h de las líneas de transmisión a la hora de determinar la frecuencia máxima de simulación de Momentum, dado que los parámetros S obtenidos podrían no tener sentido físico.

El análisis de Momentum permite visualizar el campo a lo largo de la estructura a las frecuencias simuladas, lo que resulta útil para analizar el flujo de potencia en el combinador, así como posibles resonancias y acoples indeseados. La Figura 59 muestra la distribución del campo en el combinador de potencia cuando es excitado por uno de los accesos a los drenadores de los transistores de potencia. Nótese la concentración del campo hacia el borde de la línea y su intensidad en los ángulos rectos.



Figura 58. Mallado de Momentum para el Combinador de Salida



Figura 59. Visualización del Campo Electromagnético en el Combinador de Salida

Para el análisis del amplificador, resulta útil el modelo jerárquico en el que ha sido dividido el circuito; de esta forma, todas las estructuras pasivas se simulan por separado y sus modelos electromagnéticos se utilizan en una co-simulación, que permite cambiar con relativa facilidad del modelo eléctrico al electromagnético para analizar y optimizar cada módulo del circuito.

Una vez compuesto el modelo electromagnético se procede a simular el amplificador, donde se observan cambios sustanciales en el S_{21} y la potencia de salida, por lo que se procede, como primer paso a optimizar los condensadores de las redes de adaptación de impedancias, lo que resulta suficiente para obtener una respuesta aceptable.



Figura 60. Parámetros S del Amplificador con Simulación Electromagnética



Figura 61. Barrido en Potencia y Frecuencia del Amplificador con Simulación Electromagnética



Figura 62. P_{1dB} del Amplificador con Simulación Electromagnética

7. Estabilidad de Gran Señal. Oscilaciones de Modo Impar

En configuraciones donde se combinan transistores, como es el caso del presente diseño, es posible encontrar oscilaciones de modo impar, donde se generan corrientes y tensiones desfasadas 180˚ entre los drenadores. Los nodos donde se unen las líneas de transmisión se comportan como tierras virtuales, por lo que cada dispositivo ve en el drenador el equivalente a un stub en corto y esta impedancia puede satisfacer la condición de oscilación a una frecuencia determinada[22].

Las condiciones de oscilación pueden satisfacerse en ciertos valores de potencia, considerando la variación de las impedancias de los transistores en gran señal, por lo que un análisis de pequeña señal no es suficiente para determinar la estabilidad del sistema y se hace necesario tomar en consideración la respuesta hasta la región de saturación.

Un método común para encontrar oscilaciones en amplificadores de potencia es utilizar un analizador de espectros para detectar la presencia de líneas espectrales a la salida cuando la entrada está terminada con una carga, con el debido ajuste del ancho de banda de video y de IF que permita ajustar el suelo de ruido del instrumento a valores suficientemente bajos.

Las oscilaciones de modo impar resultan difíciles de encontrar debido a que la tierra virtual que se genera en los puntos de unión de la red de combinación de potencia aísla estas oscilaciones de la salida, por lo que este nodo constituye un punto de mínima visibilidad. Este tipo de oscilaciones puede llegar a pasar desapercibida por un analizador de espectros, pero han de ser detectadas y exterminadas por otros métodos dado que degradan la respuesta en potencia del amplificador y consumen energía, lo que afecta a la PAE y aumenta la temperatura interna del amplificador.

La posible ocurrencia de este tipo de oscilación puede ser identificada y eliminada en la etapa de diseño con la utilización de la técnica del trazado de polos y ceros, conectando un estímulo en puntos de máxima visibilidad (Puertas y Drenadores) y analizando la respuesta en frecuencia en busca de polos en la región inestable.

El método de polos y ceros se basa en algoritmos de identificación en el dominio de la frecuencia para ajustar una respuesta simulada $H(j\omega)$ a la respuesta de un polinomio racional $\widehat{H}(S)$. La impedancia observada por la perturbación de corriente aporta la respuesta en frecuencia linealizada en lazo cerrado asociada al nodo donde se ha conectado la misma[23].

[22] [1] S. Maas, Nonlinear Microwave and RF Circuits, 2nd ed. Nordwood, MA 02062: ARTECH HOUSE, INC., 2003, pp. 467-468

[23] J. Jugo, J. Portilla, A. Anakabe, A. Suárez, J. M. Collantes, “Closed loop stability analysis of microwave amplifiers,” IEE Electronics Letters, vol. 37, pp. 226-228, February 2001



Figura 63. Oscilaciones de Modo Impar. Resistencia de Estabilización

Estos métodos permiten identificar inestabilidades potenciales mediante el uso de simuladores comerciales como AWR o ADS, los que ofrecen, además, la posibilidad de realizar barridos en potencia o de valores de las resistencias de estabilización para analizar la evolución de los polos inestables y encontrar técnicas de estabilización. Los resultados obtenidos en la simulación se analizan utilizando la herramienta IVCAD Stan Tool.

Se procede a analizar la estabilidad en pequeña señal añadiendo la sonda de corriente al Drenador de uno de los transistores de salida, estableciendo la potencia de entrada en -40 dBm y colocando la sonda como se muestra en la Figura 64. Los resultados obtenidos se muestran en la Figura 65, donde se puede observar la presencia de polos inestables en el semiplano positivo.



Figura 64. Localización de la Perturbación en el Análisis de Estabilidad. Punto de Máxima Visibilidad



Figura 65. Diagrama de Polos y Ceros en Pequeña Señal con Sonda conectada en un Drenador de la Etapa de Salida

Para comprobar la sensibilidad del análisis en función del punto de introducción de la perturbación, se coloca la sonda en la unión de las dos ramas de transistores contiguos; donde se genera la tierra virtual, que ha sido previamente denominado como punto de mínima visibilidad, como se muestra en la Figura 66. Los resultados obtenidos se muestran en la Figura 67, donde los polos inestables de la Figura 65 han desaparecido, lo que demuestra que, bajo las mismas condiciones, la colocación de la sonda de corriente es crítica para detectar la presencia de polos inestables. Por norma general, cuanto más cerca se localice la sonda del elemento no lineal responsable de la oscilación, más alta sensibilidad se obtendrá en la identificación de polos inestables[24].



Figura 66. Localización de la Perturbación en el Análisis de Estabilidad. Punto de Mínima Visibilidad

[24] S. Dellier, R. Gourseyrol, G. Soubercaze-Pun, J. Collantes, A. Anakabe and K. Narendra, "Stability analysis of microwave circuits," WAMICON 2012 IEEE Wireless & Microwave Technology Conference, Cocoa Beach, FL, 2012, pp. 1-5



Figura 67. Diagrama de Polos y Ceros en Pequeña Señal. Sonda conectada en una Tierra Virtual de la Etapa de Salida

Dado que la presencia de polos inestables garantiza la existencia de oscilaciones de modo impar, es necesario eliminarles, para lo que se utiliza una resistencia de estabilización conectada entre los drenadores de transistores contiguos llamada R_{stab}, como muestra la Figura 63. La forma de determinar el valor de esta resistencia es un proceso empírico, para lo que se ha configurado un barrido de su valor en ADS desde 10 a 120 Ω y se procede a analizar el diagrama de polos y ceros en Stan, como muestra la Figura 68, donde se puede observar la transición a la región inestable cuando R_{stab} vale entre 50 y 60 Ω.



Figura 68. Evolución de los Polos a la Región Inestable con el Incremento de R_{stab}

Dado que los valores de R_{stab} que garantizan la ausencia de polos en la región inestable son relativamente bajos y pudieran afectar el rendimiento en RF, se coloca una segunda resistencia de estabilización de 80 ohm, esta vez entre las puertas de los drenadores contiguos y se vuelve a realizar el barrido de R_{stab}, donde se aprecia un aumento del valor óhmico mínimo que garantiza la estabilidad, como muestra la Figura 69, donde se observa la transición a la región inestable para valores de R_{stab} mayores de 120 Ω.



Figura 69. Evolución de los Polos a la Región Inestable con el Incremento de R_{stab} con Resistencia Alternativa entre Puertas

Se procede a fijar R_{stab}=110 Ω y R_{gate}=80 Ω y se realiza un barrido en potencia para determinar la estabilidad desde pequeña señal a compresión, donde se observan oscilaciones paramétricas en back-off que no estaban presentes en pequeña señal. Estas oscilaciones ocurren cuando la potencia de entrada varía entre 4 y 14 dBm.

La Figura 70 ilustra la existencia de polos estables en pequeña señal, así como la presencia de polos inestables en 4 y 10 dBm.



Figura 70. Aparición de Polos Inestables en el Barrido en Potencia

Para eliminar los polos inestables que aparecen en el barrido de potencia se procede a reducir el valor de R_{stab} a 80 Ω y se vuelve a simular la respuesta en potencia desde pequeña señal hasta compresión, donde se observa la estabilidad desde pequeña señal hasta saturación sin la presencia de polos inestables, como muestra la Figura 71; por lo que se valida la solución con un análisis de parámetros S y P_{1dB} para verificar el cumplimiento de las figuras de mérito fundamentales del amplificador.



Figura 71. Ausencia de Polos Inestables desde Pequeña Señal hasta Saturación

La etapa excitadora ha sido analizada de forma similar y se han tomado las mismas acciones correctivas que aseguran la estabilidad desde pequeña señal hasta compresión.

8. Análisis Estadístico

La fabricación de los circuitos integrados es un proceso tecnológico altamente desarrollado y en constante innovación, que no está exento de errores y dispersiones de los parámetros originales. A medida que madura cada tecnología monolítica, la foundry corrige sus modelos y aporta información útil para el análisis estadístico del circuito para predecir la dispersión de fabricación y comprobar la robustez del diseño. Un diseño demasiado sensible a las tolerancias de fabricación sería ineficiente debido a la gran merma que produce y el elevado coste de fabricación de los circuitos integrados, especialmente las tecnologías de GaN.

Basado en las distribuciones estadísticas del proceso, incluidas en las bibliotecas de la tecnología, se realiza una simulación de Yield para analizar el comportamiento de las principales figuras de mérito del amplificador y estimar un porcentaje de acierto basado en unos objetivos mínimos previamente fijados, que se muestran en la Tabla 3 .

Para el presente amplificador se establecen como figuras de mérito el P_{1dB}, PAE, S_{11}, S_{21}, S_{22} y factor de Rollet (K), los que se analizarán para diez mil iteraciones con el objetivo de determinar la media y la desviación estándar, así como el porcentaje de acierto en conjunto.

Figura de Mérito	Valor Mínimo
P_{1dB}	39.55 dBm
PAE	20 %
S_{11}	-4 dB
S_{21}	15 dB
S_{22}	-10 dB

Tabla 3. Valores Objetivos para la Simulación de Yield

Con los resultados de la simulación se espera, no solo obtener el porcentaje de aciertos, sino la máxima desviación que puede tener cada figura de mérito. Para este fin se calculará la desviación estándar, que representa un tercio de la desviación máxima con una probabilidad del 99.7%.

8.1. Análisis de P_{1dB}

La Figura 72 muestra la variación del P_{1dB} en las 10.000 iteraciones realizadas en la simulación de Yield donde se puede observar que el peor caso se encuentra a inicios de la banda, donde se ha calculado una desviación estándar de 0.459 dB y un P_{1dB} medio de 40.1 dBm. Dado que la muestra poblacional es suficientemente grande se puede asegurar que el P_{1dB} se encontrará entre 38.75 dBm y 41.5 dBm con una probabilidad del 99.7%.



Figura 72. Dispersión del P_{1dB} (Rojo). Simulación Nominal (Azul)

La Figura 73 muestra la distribución estadística del P1dB al inicio, centro y final de la banda, donde se puede observar a simple vista que la campara es más ancha a inicios de la banda, lo que se corresponde con los datos mostrados en la Figura 72.



Figura 73. Distribución Estadística del P_{1dB} a 13.5 GHz (Rojo), 15.75 GHz (Azul) y 18 GHz (Verde)

8.2. Análisis de Parámetros S

Se procede a analizar la sensibilidad de la ganancia de pequeña señal con las variaciones de la tecnología, como muestra la Figura 74, donde se observa las posibles variaciones y como la ganancia mínima permanece siempre por encima de los 16 dB, lo que verifica que no aparecen casos donde la ganancia se desplome de forma significativa.



Figura 74. Dispersión de la Ganancia de Pequeña Señal (Rojo). Simulación Nominal (Azul)



Figura 75. Distribución estadística del S_{21} en el Centro de la Banda

También se realiza el estudio de los parámetros de reflexión, mostrados en la Figura 76 y la Figura 78.



Figura 76. Dispersión de la Adaptación de Entrada (Rojo). Simulación Nominal (Azul)



Figura 77. Distribución Estadística del S_{11} a 13.5 GHz (Rojo), 17.5GHz (Azul) y 18.5 GHz (Verde)



Figura 78. Dispersión de la Adaptación de Salida (Rojo). Simulación Nominal (Azul)



Figura 79. Distribución Estadística de la Adaptación de Salida a 16.5 GHz

Después de analizar la variación de los parámetros fundamentales (P_{1dB}, S_{21}, S_{11} y S_{22}) con la dispersión del proceso de fabricación de OMMIC, se obtiene un Yield de 89.3% basado en los objetivos de Yield definidos con anterioridad en la Tabla 3.

9. Análisis Térmico

Para garantizar el adecuado funcionamiento de los dispositivos compuestos por semiconductores, es necesario garantizar que éstos operen a temperaturas adecuadas, lo que también impacta en la fiabilidad y tiempo de vida del componente[25]. Dado que los transistores operan en clase AB, éstos disipan una parte sustancial de la potencia que se consume, determinada por la eficiencia del amplificador y la potencia de salida en estricto cumplimiento del principio de conservación de la energía.

Como consecuencia de la composición física de los transistores, las distintas capas de semiconductores que lo integran determinan la temperatura de la unión al ofrecer una resistencia térmica hasta la base metálica del MMIC; por lo que resulta importante determinar la máxima temperatura de la base que garantice los criterios de fiabilidad del transistor.

Se procede a modelar el transistor en Solidworks, donde se especifican los valores de conductividad térmica mostrados en la Tabla 4 [26] en las distintas capas de semiconductor para realizar un análisis térmico en estado estacionario basado en el método de las diferencias finitas, que ha demostrado ser altamente preciso en la estimación de la temperatura y la resistencia térmica[27]. Este análisis asume una temperatura constante en la base del MMIC, la que, en función de la potencia disipada y la temperatura ambiente máxima en la que se pretenda utilizar el amplificador, permitirá determinar la resistencia térmica máxima del disipador de potencia sobre el cual se ensambla el sistema.

Material	Conductividad Térmica (W/mK)
GaN	130
AlGaN	40
AlN	28.5
Si	154
SiC	455

Tabla 4. Conductividad Térmica de los Materiales que componen los Transistores del MMIC

Una primera aproximación a la simulación se realiza colocando una fuente de potencia calorífica ocupando el área bajo las puertas y se procede a analizar la diferencia de temperatura que se genera cuando la base se mantiene a 25 ˚C, con una potencia media disipada de 0.8 W por dedo. Para esta simulación no se tiene en cuenta el efecto de la

[25] A. Darwish, A. J. Bayba, and H. A. Hung, "Channel Temperature Analysis of GaN HEMTs With Nonlinear Thermal Conductivity", IEEE Trans. Electron Devices, vol. 62, no. 3, pp. 840–846, Mar. 2015

[26] A. K. Sahoo et al., "Thermal analysis of AlN/GaN/AlGaN HEMTs grown on Si and SiC substrate through TCAD simulations and measurements," 2016 11th European Microwave Integrated Circuits Conference (EuMIC), London, 2016, pp. 145-148

[27] F. Bertoluzza, N. Delmonte, and R. Menozzi, "Three-dimensional finite element thermal simulation of GaN-based HEMTs", Microelectron. Reliab., vol. 49, no. 5, pp. 468–473, May 2009

convección dado que se pretende asumir el peor caso y analizar la posibilidad de operación en vacío para su posible uso en el espacio.



Figura 80. Modelado del Transistor para el Análisis Térmico

La temperatura observada en la unión, que tiene un impacto considerable en el cálculo de la vida útil del transistor, se puede disminuir por la sola sustitución del sustrato base del MMIC [28] de Si a SiC, lo que se puede intuir por la simple inspección de las conductividades térmicas mostradas en la Tabla 4. El uso de Silicio, si bien es una solución económicamente escalable, condiciona la fiabilidad del transistor y limita su manejo de potencia al forzar temperaturas de unión más elevadas.

Esta simulación asume una disipación de potencia constante en todos los dedos, además despreciar la variación de la conductividad térmica con la temperatura, lo que permite realizar una aproximación basada en la información disponible en el momento de diseño. La verificación de la simulación mediante microscopía infrarroja permitiría el ajuste del modelo de simulación, así como una mejor aproximación de la máxima temperatura de la base.

Para analizar la distribución de la temperatura se realiza un corte en el MMIC para analizar solamente la sección donde se encuentran dos transistores de salida para economizar tiempo y recursos de cómputo. La Figura 81 muestra el mallado en un transistor de la etapa de salida donde se configuró un mallado en curvatura con una celda mínima de 0.1 µm y máximo de 5 µm.

[28] A. K. Sahoo et al., "Thermal analysis of AlN/GaN/AlGaN HEMTs grown on Si and SiC substrate through TCAD simulations and measurements," 2016 11th European Microwave Integrated Circuits Conference (EuMIC), London, 2016, pp. 145-148



Figura 81. Mallado de un Transistor en el Análisis Térmico

Se procede a configurar las cargas térmicas para aplicar 0.8 W por cada dedo del transistor, además de una temperatura constante en la base de 25 ˚C. Los resultados obtenidos se muestran en la Figura 82, donde se puede observar una temperatura máxima de 174 ˚C, lo que cumple con el criterio de fiabilidad en temperatura de OMMIC que establece la T_{jmax} en 200 ˚C. Una foto ampliada de un transistor se muestra en la Figura 83.

Se procede a calcular la temperatura máxima de la base que garantice el criterio de T_{jmax}. Para ello se extrapolan los datos de la simulación previa y se fija la temperatura de la base en 51 ˚C, donde se verifica que la temperatura de la unión es de 200 ˚C.

Para calcular la temperatura ambiente máxima de operación ha de tenerse en cuenta la potencia disipada, además de la resistencia térmica del epoxi utilizado para fijar el MMIC al encapsulado, así como la resistencia térmica del disipador.

Una solución que permite utilizar el amplificador a temperaturas superiores es el empleo de células de Peltier que bombeen la potencia generada por el MMIC hacia un disipador al tiempo que mantiene la temperatura de la base por debajo de los 51 ˚C.



Figura 82. Resultados de la Simulación Térmica en la Sección donde se encuentran Dos Transistores de la Etapa de Salida a T_{base}=25 ˚C



Figura 83. Vista Ampliada de la Distribución de la Temperatura en un Transistor a T_{base}=25 ˚C



Figura 84. Resultados de la Simulación Térmica en la Sección donde se encuentran Dos Transistores de la Etapa de Salida a T_{base}=51 ˚C



Figura 85. Vista Ampliada de la Distribución de la Temperatura en un Transistor a T_{base}=51 ˚C

10. Caracterización del Diseño

En el presente capítulo se pretende resumir los resultados de diseño de las principales figuras de mérito del amplificador, resumidas en la Tabla 5.

Parámetro	Mínimo	Máximo	Unidades
Rango de frecuencia	13.5	18	GHz
Ganancia de pequeña señal	17	20	dB
Adaptación de entrada	-7	-20	dB
Adaptación de salida	-19	-25	dB
P_{1dB}	40.4	40.8	dBm
IM3 @10dB back-off	-49	-47	dBc
PAE @P_{1dB}	25	28	%

Tabla 5. Características del Amplificador

10.1. Polarización

La polarización del amplificador presentado es imprescindible para su correcto funcionamiento, al igual que la forma y orden en que se ejecuten. Dado que los transistores utilizados son de deplexión, la existencia de corriente de drenador cuando la tensión de puerta es de 0 V es un aspecto para tener en cuenta dado que puede destruir el dispositivo activo y por consiguiente inutilizar el amplificador. Se recomienda polarizar de la siguiente forma:

1. Aplicar de forma gradual la tensión de puerta desde 0 V hasta -3 V
2. Aplicar de forma gradual la tensión de drenador desde 0 V hasta 13.5 V
3. Variar de forma gradual la tensión de puerta desde -3 V hasta -0.2 V hasta conseguir la corriente de Drenador recomendada en la Tabla 6
4. Aplicar señal de RF

Parámetro	Mínimo	Máximo	Recomendado	Unidades
V_{DD1}, V_{DD2}	12	14	13.5	V
V_{GG1}	-3	-0.2	-0.5	V
V_{GG2}	-3	-0.2	-0.6	V
I_{DD1}	1	1.25	1.1	A
I_{DD2}	2	2.5	2.4	A

Tabla 6. Valores de Polarización

Para el apagado del amplificador, se debe garantizar siempre que el drenador sea desconectado antes que la puerta.

10.2. Parámetros S



Figura 86. Análisis de Parámetros S. Resultado Final

10.3. Figura de Ruido



Figura 87. Análisis de la Figura de Ruido. Resultado Final

10.4. P_{1dB}



Figura 88. Análisis de la Potencia de Salida a 1 dB de Compresión de Ganancia. Resultado Final

10.5. Perfil AM/AM



Figura 89. Perfil AM/AM. Resultado Final

10.6. Perfil AM/PM



Figura 90. Perfil AM/PM en la Banda de Trabajo. Resultado Final

10.7. Eficiencia



Figura 91. Perfil de Eficiencia. Resultado Final

10.8. Intermodulación



Figura 92. Relación de Intermodulación a 10 dB de Back-Off. Resultado Final

10.9. Dimensiones

La Figura 93 muestra la acotación simplificada del amplificador que puede ser utilizada para diseñar los accesos de RF y DC.



Figura 93. Dibujo con Cota Simplificada para Bonding. Dimensiones en mm

11. Notas de Aplicación

11.1. Red de Polarización Externa

La red polarización externa ha sido construida utilizando la técnica del corto desplazado. El corto circuito de RF se implementa con un stub radial que aporta una excelente respuesta en banda ancha la que no aporta resonancias parásitas[29], además de un banco condensadores de desacoplo que ofrecen un filtrado de banda ancha para evitar que el ruido proveniente de la fuente de alimentación pueda pasar al transistor y aparecer como producto de intermodulación. El condensador de desacoplo de DC es el AVX 02011JR35ZBSTR de la serie Accu-P®, el cual tiene una frecuencia de resonancia serie de 15 GHz, como muestra la Figura 94, el que garantiza un mejor corto de RF al cancelarse la reactancia capacitiva del componente al tiempo que mantiene su capacidad de impedir el paso de la DC.



Figura 94. Frecuencia de Auto Resonancia Serie para el Encapsulado 0201 de AVX Accu-P®



Figura 95. Estructura de la Red de Polarización Externa de Salida

[29] S. Maas, *The RF and Microwave Circuit Cookbook.* Nordwood, MA: Artech House, 1999

11.1.1. Bonding Map

La Figura 97 muestra el trazado recomendado para los hilos de bonding. Es necesario respetar la cantidad de hilos en las líneas de RF (para disminuir la inductancia) y en las líneas de DC (para disminuir la corriente efectiva por hilo).



Figura 96. Montaje Recomendado para Polarización con Red Interna

En la Figura 97 se han señalado con el círculo rojo de líneas discontinuas los hilos de bonding que se deben dejar desconectados cuando se polariza con red externa.



Figura 97. Hilos no Conectados para Operación con Red de Polarización Externa

11.1.2. Encapsulado

Una forma de utilización del amplificador diseñado en este documento es mediante la integración en un encapsulado metálico que permita integrar las redes de polarización y ofrezca un mecanismo de fijación más robusto a la estructura del sistema donde se pretende instalar. La Figura 98 y la Figura 99 muestran un ejemplo de integración en un encapsulado de Cobre-Molibdeno que permite una mejor transferencia de calor al tiempo que ofrece la posibilidad de amarre con tornillos. Nótese el uso de condensadores de bonding y SMD para proveer el filtrado de DC, así como la simetría que ofrece la posibilidad de polarización desde la parte superior o inferior del circuito.



Figura 98. Ejemplo de Aplicación en Encapsulado con Red de Polarización Externa



Figura 99. Ejemplo de Aplicación en Encapsulado con Red de Polarización Externa. Detalle Ampliado



Figura 100. Ejemplo de Aplicación en Encapsulado con Red de Polarización Externa. Detalle Ampliado

12. Conclusiones

En el presente documento se han mostrado los pasos seguidos en el diseño de un amplificador de potencia para la banda Ku (13.5 - 18 GHz) con un P_{1dB} superior a 10 W y una ganancia media de 19 dB.

Se han presentado los aspectos teóricos fundamentales del principio de operación del transistor que sirven de base para explicar el funcionamiento del amplificador. Se han presentado los pasos de diseño, desde el análisis del dispositivo activo, su estabilización y la determinación de las condiciones óptimas de operación hasta la síntesis de las redes de combinación y terminación.

El amplificador propuesto ha sido sometido a diversos análisis para asegurar su funcionamiento, desde el análisis de Rollet para estabilidad en pequeña señal, pasando por análisis estadístico y estabilidad de gran señal hasta el análisis térmico que determina la máxima temperatura de operación que garantiza la fiabilidad del componente. Se han generado los modelos electromagnéticos de los componentes pasivos para analizar los efectos de acoplo y radiación, que han sido tenidos en cuenta en la optimización para mejorar las prestaciones del diseño.

El amplificador está compuesto por dos etapas en cascada: la etapa excitadora, compuesta por dos transistores y la etapa de potencia, compuesta por cuatro transistores. En el caso de la etapa excitadora, la alimentación de drenador se aporta directamente al circuito integrado, utilizando una red externa de condensadores que se ha detallado con anterioridad. Para la etapa de potencia, existe la posibilidad de polarizar utilizando la red de polarización interna, que aporta un poco más de pérdidas y peor respuesta en potencia, previa colocación de los hilos de bonding de puente, o se puede polarizar de forma externa utilizando una red de polarización como la mostrada en el presente documento. La polarización de las puertas para ambas etapas se realiza conectando la alimentación directamente en los bonding pads del circuito previo uso de los condensadores externos descritos anteriormente. Este diseño, además, permite la alimentación desde ambos lados del circuito, lo que añade un grado de libertad a la hora de integrarlo en sistemas más complejos, aunque se recomienda, siempre que sea posible, la polarización simétrica para disminuir la potencia disipada en las redes de polarización por efecto Joule.

El diseño propuesto ha sido integrado en un formato de dice de 2000 x 3000 µm. La limitación de espacio ha sido un impedimento constante durante la etapa de diseño, lo que impidió el desarrollo de redes de terminación para el segundo y tercer armónico que garanticen un aumento de la PAE. El amplificador propuesto es un compromiso entre las principales figuras de mérito que garanticen la potencia de salida y el funcionamiento en un margen amplio de temperaturas a un coste de fabricación razonable al permitir la fabricación en una oblea multiproyecto, cuya fecha de producción está pendiente de la confirmación por parte de OMMIC.

De forma general se consideran satisfechas los requerimientos de diseño fijados al inicio del proyecto, prestando especial atención al limitado tamaño del dice que limita la optimización de figuras de mérito como la PAE, que pudiera haberse mejorado de disponer espacio suficiente para sintonizar la impedancia de los armónicos. La ganancia es ligeramente menor a la especificada, la que podría haberse incrementado disminuyendo la longitud de los dedos del

transistor, con la consecuente pérdida de potencia o añadiendo una etapa de bajo ruido que pudiera aportar más ganancia con un consumo de potencia razonable.

La Tabla 7 muestra una comparativa entre el presente diseño y algunos productos similares disponibles en el mercado, donde destacan algunos como el TGA2218 de Qorvo con una mayor potencia de salida y eficiencia, pero con un ancho de banda menor, así como el HMC7149 de Analog Devices, con un ancho de banda considerable, pero menor eficiencia y mayor dimensión.

Referencia	Fabricante	Tecnología	Rango de Frecuencia (GHz)	Potencia de Salida (W)	Ganancia (dB)	PAE (%)	Dimensiones (mm)	Densidad de Potencia (W/mm2)
Este diseño	OMMIC	GaN	13.5 - 18	11	18	>25	3 x 2	1.83
TGA2218	Qorvo	GaN	13.4 - 16.5	12	26	>28	3.7 x 1.73	1.87
CMD216	Custom MMIC	GaN	14 - 18	5.6	16	32	1.62 x 1.52	2.27
HMC1087	Analog	GaN	2 - 20	8	12	20	4 x 2	1
HMC7149	Analog	GaN	2 - 18	10	22	20	4.5 x 3.4	0.65

Tabla 7. Comparativa de Amplificadores Similares en el Mercado

Es importante destacar que la tecnología D01GH de OMMIC se encuentra en etapa de preproducción y que está sujeta a mejoras continuas. Otras tecnologías más maduras como las de Qorvo, utilizan sustratos de Carburo de Silicio que permiten una mayor disipación de potencia al ofrecer menor resistencia térmica y favorecer el enfriamiento de la unión, además de poseer tensiones de ruptura elevadas que favorecen la operación del transistor a mayores tensiones de drenador, lo que facilita la adaptación de impedancias y favorece la densidad de potencia.