ESCUELA TÉCNICA SUPERIOR DE INGENIEROS INDUSTRIALES Y DE TELECOMUNICACIÓN

UNIVERSIDAD DE CANTABRIA



Proyecto Fin de Carrera

DISEÑO DE INVERSORES Y CONVERTIDORES DC/DC EN RF A GaN HEMT

Design of RF Inverters and DC/DC Converters using GaN HEMTs

Para acceder al Titulo de

INGENIERO DE TELECOMUNICACIÓN

Autor: Gonzalo Hernández Espeso

Diciembre - 2012



E.T.S. DE INGENIEROS INDUSTRIALES Y DE TELECOMUNICACION

INGENIERÍA DE TELECOMUNICACIÓN

CALIFICACIÓN DEL PROYECTO FIN DE CARRERA

Realizado por: Gonzalo Hernández Espeso Director del PFC: José Ángel García García

Título: "Diseño de inversores y convertidores DC/DC en RF a GaN HEMT"

Title: "Design of RF inverters and DC/DC converters using GaN HEMTs"

Presentado a examen el día: 18 de Diciembre de 2012

para acceder al Título de

INGENIERO DE TELECOMUNICACIÓN

Composición del Tribunal:

Presidente (Apellidos, Nombre): Fernández Ibáñez, Tomás Secretario (Apellidos, Nombre): García García, José Ángel Vocal (Apellidos, Nombre): Manzano Ansorena, Miguel Ángel

Este Tribunal ha resuelto otorgar la calificación de:

Fdo.: El Presidente

Fdo.: El Secretario

Fdo.: El Vocal

Fdo.: El Director del PFC (sólo si es distinto del Secretario)

V° B° del Subdirector

Proyecto Fin de Carrera N° (a asignar por Secretaría)

A la memoria de mi abuela Demetria

A Tita

A Raquel

Índice

1. Intro	ducción1
1.1 Iı	nportancia del compromiso Linealidad-Eficiencia en Transmisión Inalámbrica. 2
1.2.	Objetivos
1.3.	Estructura de la Memoria 4
1.4.	Referencias
2. Fund	amentos del Transmisor Cartesiano y del Transmisor Polar
2.1.	Transmisor Cartesiano
2.2.	Transmisor Polar
2.2	.1 Arquitectura del Transmisor Polar
2.2	.2 No idealidades del Transmisor polar
2.3 Iı	nfluencia de la rama AM en la Eficiencia del Transmisor Polar 11
2.4 N HEM	fejora de la Eficiencia del Transmisor Polar con el uso de Transistores GaN T
2.5. 7	Cécnicas de Linealización de Amplificadores de Potencia en RF 14
2.5	.1 Alimentación variable dependiente de la Envolvente: Envelope Tracking 14
2.5	.2 Eliminación y Restauración de la Envolvente
2.5.	Referencias
3. Fund	amentos del Amplificador conmutado Clase E y del Convertidor DC/DC 18
3.1	Características de los amplificadores de potencia 19
3.1	.1 Introducción a los Amplificadores de Potencia
3.1	.2 Amplificador Clase E
3.3 C	onvertidor clase E ² basado en un dispositivo HEMT
3.3	.1 Introducción al convertidor resonante de potencia
3.4 R	eferencias
4. Dise	ño de un Amplificador Clase E 40
4.1 E	lección y verificación del modelo del transistor
4.2 A	mplificador clase E con elementos discretos
4.2	.1 Diseño de la red de síntesis de impedancia multiarmónica

4.2.2 Diseño de la red de adaptación de entrada	55
4.2.4 Diseño de la red de polarización	56
4.3 Fabricación del amplificador clase E	59
4.3.1 Realización del layout	59
4.3.2 Montaje y modificaciones experimentales	60
4.4 Medidas y caracterización de los amplificadores construidos	62
4.4.1 Resultados obtenidos	63
4.5 Referencias	73

5	. Diseño de un Convertidor DC/DC Clase E ²	. 74
	5.1 Introducción al diseño	. 75
	5.2 Diseño del convertidor clase E2	. 76
	5.2.1 Diseño de la red de interconexión	. 76
	5.2.2 Diseño de la red de polarización y red de adaptación	. 83
	5.3 Fabricación del convertidor clase E^2	. 83
	5.3.1 Realización del layout	. 83
	5.3.2 Montaje y modificaciones experimentales	. 84
	5.4 Resultados obtenidos	. 86
	5.4.1 Medida de eficiencia	. 86
	5.4.2 Medida de señales PWM	. 90
	5.5 Referencias	. 92

6	Conclusiones y líneas futuras	93
	6.1 Conclusiones	94
	6.2 Líneas futuras de trabajo	96
	6.3 Referencias	97

nexo. Artículos publicados) 9
----------------------------	----------------

Palabras clave: Clase E, transmisión inalámbrica, inversores resonantes, rectificadores, UHF, nitruro de galio (GaN), Zero Voltage Switching (ZVS), Zero Derivate Switching (ZDS), convertidor DC/DC.

1. Introducción

1

Introducción

En este capítulo se realiza una breve introducción que describe la importancia de la eficiencia del amplificador en multitud de aplicaciones.

1.1 Importancia del compromiso Linealidad-Eficiencia en Transmisión Inalámbrica

Las aplicaciones de comunicaciones inalámbricas están evolucionando rápidamente exigiendo sistemas más eficientes y con una respuesta transitoria más rápida. La búsqueda de mayores velocidades de tasa de datos está impulsando la integración de técnicas WCDMA y EDGE (Tasa de datos mejorada para la evolución de GSM) en el sistema global para las comunicaciones móviles (GSM) gracias al uso de técnicas como el seguimiento de la envolvente "Envelope Tracking" (ET), eliminación y restauración de la envolvente "Envelope Elimination and Restoration" (EER) o incluso un híbrido de ellas dos. Del mismo modo, la potencia de las redes inalámbricas de área local (WLAN), con el despliegue de los servicios 802.11a/b/g y los desarrollos de una cuarta generación (4G) de tecnología móvil y WiMAX, prometen ofrecer capacidad adicional. Está claro que el futuro de los dispositivos inalámbricos necesitará soportar un incremento del número de aplicaciones.

Una parte fundamental del dispositivo inalámbrico es el transmisor. Los transmisores inalámbricos suelen emplear arquitecturas como la cartesiana, que exigen el uso de amplificadores lineales de RF. Habitualmente se utilizan amplificadores clase A para obtener amplificación lineal pero, las no linealidades de los amplificadores de potencia debido al alto PAPR (Peak-to-Average Power Ratio) de los formatos de modulación mencionados requieren una amplificación mucho más eficiente que la que se puede obtener con amplificadores lineales.

Un funcionamiento eficiente del transistor supone uno de los condicionantes más importantes, maximizar la autonomía de los terminales de usuario y reducir los gastos relacionados al elevado consumo de potencia de las estaciones base, que conlleva, no solo razones económicas, sino también medioambientales, a la necesidad de utilizar una arquitectura eficiente como es la del transmisor polar, tal y como se presenta en [1] y [2], evitando el uso del amplificador lineal poco eficiente.

Tan importante es la eficiencia en una estación base que aproximadamente la mitad del gasto de energía correspondiente al transmisor (alrededor del 25% del total), se debe a la mala eficiencia del amplificador de potencia.

El transmisor polar consigue encontrar un buen compromiso entre la linealidad y eficiencia, cumpliendo los criterios de amplificación y tasas de transmisión de información requeridas en transmisión inalámbrica.

1.2. Objetivos

En este proyecto se abordará el diseño e implementación tanto de un amplificador clase E como de un convertidor resonante de potencia de RF, ambos sobre tecnología de alta eficiencia GaN HEMT y en la banda de 1 GHz, siendo críticos en la implementación de un eficiente transmisor polar.

Dada la importancia de la eficiencia en potencia en aplicaciones como la transmisión inalámbrica, se realizan cada vez más, nuevos diseños que permiten obtener valores elevados de eficiencia utilizando transistores de alta eficiencia. Para garantizar un valor elevado de eficiencia en el amplificador, se implementarán las redes de terminación en puerta y drenador con bobinas y condensadores de alta factor de calidad, intentando seguir los valores óptimos asociados a esta clase de amplificación. Siguiendo esta línea, se pretende implementar un convertidor DC/DC que abarque el proceso de inversión de la señal de DC y la posterior rectificación de la señal de RF, en un mismo sistema, de modo que resulten altos valores de eficiencia, superiores a la implementación independiente del inversor y rectificador.

Para lograr el propósito de alta eficiencia, se usarán dispositivos de Nitruro de Galio (GaN HEMT) de Cree Inc., dadas las potencialidades de esta tecnología para la obtención de valores elevados de ganancia y eficiencia. Estas cualidades han sido estudiadas en [3].

Se estudiarán las características de los dispositivos GaN HEMT y su uso en topologías clase E, centrándose el proyecto en el diseño del amplificador y del convertidor que aproveche dichas características y pueda ser optimizado para obtener buenos resultados de eficiencia.

Se realizarán medidas sobre ambas implementaciones que permitan conocer su comportamiento. Para el convertidor no sólo se realizaran medidas en eficiencia sino también ante señales moduladas por anchura de pulso PWM, cuyo estudio puede conceder un control de la tensión de salida del sistema.

1.3. Estructura de la Memoria

La presente memoria sigue una organización por capítulos, los cuales se describen brevemente a continuación.

En este primer capítulo se realiza una pequeña introducción de los temas sobre los que va a tratar el proyecto, además se explican los objetivos a los que se quiere llegar una vez acabado el trabajo y se da una breve explicación de cuál es la motivación del proyecto.

En el segundo capítulo se presentan las arquitecturas del transmisor cartesiano y del transmisor polar, y se describen las no linealidades de este último. Además, se ofrece una visión general de las técnicas de linealización de amplificadores de potencia.

En el tercer capítulo se describen las características de los amplificadores de potencia, centrándose en las topología de clase E. Se incluirán además los detalles del convertidor DC/DC y la aplicación de los dispositivos GaN HEMT en este tipo de sistemas.

En el cuarto capítulo se expone el diseño del amplificador clase E con elementos discretos L y C, y la utilización de un dispositivo GaN HEMT. Se detallan el proceso seguido en el diseño del amplificador clase E construido, así como su montaje y caracterización.

En el quinto se explica el proceso de construcción del convertidor DC/DC, que utilizará dos dispositivos GaN HEMT. Se detallarán los pasos realizados desde la creación del layout hasta su implementación física final, así como todos los detalles de las redes y componentes utilizados. Del mismo modo que en el capítulo anterior también se describirán todas las medidas realizadas con el convertidor y se obtendrá su respuesta a distintas señales de entrada.

Por último, en el sexto capítulo se extraen las conclusiones más importantes a partir de la realización de este proyecto, así como las líneas futuras en las que se puede seguir investigando partiendo del trabajo realizado.

1.4. Referencias

- J. A. García, C. Fager, A. Zhu, J. C. Pedro, P. Cabral, P. Colantonio, "Emerging Wireless Transmitter Architectures", TARGET-2007-11-27-WP232-D-D.2-3.0, Noviembre 2007
- [2] L. R. Kahn, "Single-Sideband Transmission by Envelope Elimination and Restoration", Proc. IRE, vol. 40, no. 7, pp. 803-806, Julio 1952.
- [3] Yang Gao, Alex Q. Huang, "Feasibility Study of AlGaN/GaN HEMT for Multimegahertz DC/DC Converter Applications", IPEMC 2006

2. Fundamentos del transmisor cartesiano y transmisor polar

2

Fundamentos del Transmisor Cartesiano y del Transmisor Polar

El objetivo de este capítulo será proporcionar al lector unas pequeñas pinceladas dentro del ámbito de la transmisión inalámbrica gracias a las arquitecturas del transmisor polar y cartesiano, situándonos en el contexto de dónde irá ubicado el proyecto fin de carrera.

El capítulo comienza mencionando el transmisor cartesiano y el transmisor polar. Para después continuar con una breve descripción de algunas técnicas de linealización de amplificadores de potencia en RF.

2.1. Transmisor Cartesiano

En los sistemas de radiocomunicación se debe transmitir a frecuencias muy determinadas, y debido a este requerimiento se emplea la transmisión paso banda.

Una representación banda base de las señales paso banda es la cartesiana (componentes en fase y cuadratura), y ésta es la arquitectura utilizada tradicionalmente para transmitir en radiofrecuencia. En este esquema de transmisión, que se muestra en la figura 2.1, las componentes en fase y cuadratura de la señal a transmitir modulan respectivamente a las componentes en fase y cuadratura de la señal portadora. Después, las dos señales moduladas se combinan formando la señal a transmitir, que es procesada por un amplificador de potencia de RF teóricamente lineal, y poco eficiente, y enviada por la antena.



Figura 2.1. Arquitectura del transmisor cartesiano

La señal de salida se representa en función de sus componentes en fase y en cuadratura como se indica en la siguiente expresión:

$$x(t) = x_i(t) \cdot \cos(w_c \cdot t) - x_q(t) \cdot \sin(w_c \cdot t)$$
(2.1)

Esta arquitectura no satisface el compromiso de linealidad con alta eficiencia de potencia, tan necesario en los sistemas inalámbricos actuales, pero para alcanzar este objetivo se pueden utilizar arquitecturas alternativas, como la del transmisor polar.

2.2. Transmisor Polar

2.2.1 Arquitectura del Transmisor Polar

El transmisor con arquitectura polar, mostrado en la figura 2.2, se basa en el concepto de Eliminación y Restauración de Envolvente (EER), propuesto por Kahn en 1952 [1], y además integra avances recientes en procesado digital de la señal.



Figura 2.2. Arquitectura del transmisor polar

Se basa en la representación de la señal paso banda a transmitir en función de sus componentes de amplitud y fase, que son señales paso bajo, como se expresa a continuación:

$$x(t) = x_{AM}(t) \cdot \cos(w_c \cdot t + x_{PM}(t))$$
(2.2)

La idea del transmisor polar es sustituir el modulador I/Q del transmisor cartesiano tradicional, por un modulador AM/PM polar. De este modo, se tratan de forma independiente las componentes de amplitud y fase, $x_{AM}(t)$ y $x_{PM}(t)$, de la envolvente compleja de la señal de comunicaciones, hasta que son combinadas en el amplificador de potencia de RF.

Este amplificador es un dispositivo de conmutación que opera en modo altamente eficiente, como un clase E. Para asegurar un uso óptimo de la potencia, la rama encargada de la modulación AM debe realizar también una amplificación conmutada, como es la clase S, por ejemplo.

La componente de fase se transforma en una señal de envolvente constante $x_{PM}(t)$, que, al no tener variaciones de amplitud, puede servir de excitación del amplificador de potencia de alta eficiencia.

La componente de amplitud $x_{AM}(t)$ atraviesa un amplificador clase S y un filtro de reconstrucción, que la da un cierto retraso, y después modula dinámicamente la tensión de polarización en drenador del amplificador clase E.

La señal de salida contiene entonces información de amplitud y de fase.

2.2.2 No idealidades del Transmisor polar

Idealmente, el transmisor polar sería capaz de ofrecer una eficiencia en potencia del 100% estando libre de distorsión pero, en la realidad, el gran potencial de esta arquitectura está limitado por la presencia de una serie de no idealidades que provocan distorsión no lineal.

Las no idealidades más significativas, pero también más fáciles de controlar, son aquellas que aparecen a nivel de sistema, debidas a la propia arquitectura.

También es de destacar el papel de las no linealidades de amplitud y fase en la etapa de modulación, el amplificador conmutado de alta eficiencia.

2.2.2.1 Mecanismos Lineales de Distorsión: No Idealidades debidas a la Arquitectura del Sistema

- Retraso diferencial entre las ramas de AM y PM.
- Ancho de banda finito del filtro reconstructor de la rama AM

El retraso que se produce entre la componente moduladora de amplitud y la portadora de RF modulada en fase fue anteriormente tratado en [2], considerándolo como fijo e independiente de la frecuencia de la envolvente banda base.

Del mismo modo, el ancho de banda finito del modulador fue también tratado de un modo aproximado, asumiendo un filtro de reconstrucción ideal.

Los fenómenos anteriores son procesos lineales, pero pueden causar distorsión no lineal, ya que, tanto la generación de las componentes AM y PM en el DSP del transmisor polar, como su recombinación en el amplificador de potencia, son ambos procesos no lineales.

Estas dos no idealidades debidas a la arquitectura del sistema fueron inicialmente estudiadas por Raab en [2] y, más adelante, en [3], Milosevic consideró un filtro de reconstrucción más general para tratar la distorsión debida al ancho de banda finito del modulador.

Sin embargo, Raab también reconoció la existencia de otras fuentes de distorsión asociadas al estado de modulación, las características V_{DD} -AM y V_{DD} -PM del amplificador de potencia.

2.2.2.2 Mecanismos No Lineales de Distorsión: No Idealidades debidas a la Etapa de Modulación

- Conversión $V_{DD}(t)$ - $y_{AM}(t)$ no lineal.
- Modulación parásita V_{DD} (t)- y_{PM} (t).

La distorsión causada en la etapa de modulación es debida a las no linealidades de las características V_{DD} -AM y V_{DD} -PM del amplificador de potencia.

Un amplificador de potencia en modo conmutado tiene una conversión $V_{DD}(t)$ - $y_{AM}(t)$ no lineal, denotada por una ligera compresión de la característica $V_{DD}(t)$ - $y_{AM}(t)$ en niveles altos de V_{DD} .

Además, en niveles bajos de V_{DD} , presenta un fenómeno denominado *feedthrough*, que se caracteriza por la presencia de nivel de salida de RF cuando la tensión de polarización es nula. Este fenómeno también provoca una modulación parásita $V_{DD}(t)$ -y_{PM}(t).

2.3 Influencia de la rama AM en la Eficiencia del Transmisor Polar

Uno de los cuellos de botella para mejorar la eficiencia de un transistor polar es la rama superior, la que aplica al amplificador de RF la señal moduladora.



Figura 2.3. Topología del transmisor polar destacando la rama AM

La eficiencia del transmisor polar viene dada por el producto de la eficiencia de la rama AM y la del amplificador de RF. Se sabe que en el amplificador de RF podemos obtener en torno al 80% de eficiencia, el problema es conseguir una eficiencia alta en la red de AM. Podría mejorar de manera considerable empleando un amplificador de envolvente de alta eficiencia, como el amplificador lineal asistido por conmutación, que presenta una eficiencia en torno al 80%. Si se usase este circuito se llegaría a alcanzar un excelente nivel de eficiencia total, en torno al 60% [4].

Existen dos tipos de soluciones que se han propuesto para implementar el amplificador de envolvente: el convertidor reductor DC/DC o amplificador clase S tradicional y el amplificador lineal asistido por conmutación.

El amplificador lineal asistido por conmutación permite solventar el problema para condiciones de gran ancho de banda, aprovechando el hecho de que la mayor parte de la energía se concentra a muy bajas frecuencias. En la figura 2.4 se muestra un diagrama simplificado de dicha estructura. 2. Fundamentos del transmisor cartesiano y transmisor polar



Figura 2.4. Amplificador lineal asistido por conmutación

Esta topología se basa en la combinación de una etapa lineal de amplificación de tensión de banda ancha con una etapa de corriente en modo conmutado de alta eficiencia, usando un lazo de realimentación (control de realimentación de corriente mediante un comparador de histéresis). Se trata de una configuración con división de banda, donde el contenido de potencia en DC y a bajas frecuencias le proporciona una fuente conmutada de alta eficiencia, mientras que la potencia a alta frecuencia es suministrada por una fuente de alta fidelidad.

Para soluciones banda estrecha se han empleado los convertidores DC/DC conmutados con excelentes resultados en eficiencia (tanto usando modulación sigmadelta como modulación por anchura de pulso, PWM). La figura 2.5 muestra una posible implementación del convertidor DC/DC integrado en la arquitectura del transistor polar. Está compuesto de dos partes que realizan el cambio de señal de entrada de DC a señal de salida de RF, para posteriormente detectarla, obteniendo a la salida del convertidor la señal de amplitud amplificada. Esta implementación será la desarrollada a lo largo del proyecto.



Figura 2.5. Posible topología para el transistor polar E^3

2.4 Mejora de la Eficiencia del Transmisor Polar con el uso de Transistores GaN HEMT

Uno de los factores clave en el diseño de un dispositivo de alta eficiencia, son los componentes utilizados y, en concreto, el tipo de transistor a utilizar. En el mercado se encuentran transistores fabricados de silicio, arseniuro de galio (GaAs) o nitruro de galio GaN HEMT (High Electron Mobility Transistor), entre otros.

Los requisitos actuales en la reducción del consumo de energía y reducción del volumen en sistemas de electrónica de potencia requieren dispositivos semiconductores con mejora en potencia disipada y frecuencia de conmutación más alta. Aunque los dispositivos de silicio hayan estado desempeñando el papel principal como dispositivo activo en la electrónica de potencia hasta ahora, el límite del uso de este material parece cercano, lo que implica que los dispositivos con nuevos materiales deben estar preparados para los requisitos de alto rendimiento del futuro.

Una breve comparación entre los dispositivos de silicio y los de GaN HEMT [5] demuestra una velocidad de conmutación 10 veces más alta que el límite del silicio. Este resultado muestra que el estado del arte del GaN HEMT tiene ya características superiores lejanas al límite del dispositivo del silicio. Aunque los dispositivos prácticos de GaN todavía tengan resistencias parasitas tales como resistencia del substrato o la resistencia de contacto, los nuevos dispositivos disponibles en el mercado pueden demostrar su resultado en operaciones de alta frecuencia.

Los semiconductores de Nitruro de Galio (GaN) y sus aleaciones (AlGaN, In GaN) han surgido en la última década como uno de los materiales más prometedores en

el campo de los transistores de efecto de campo para aplicaciones de alta potencia y alta temperatura. Su principal atractivo radica en la anchura del gap (GaN 3.4 eV) que le confiere gran estabilidad térmica y tensión de ruptura (3 MV/cm).

Dadas sus características, en estudios realizados en 2006 [6] y en 2010 [7] se destacan los AlGaN/GaN HEMTs como buenos candidatos para su uso como convertidores DC/DC en aplicaciones de alta frecuencia. Según el fabricante, las investigaciones se centran principalmente en obtener aplicaciones con eficiencia extremadamente alta, cercana al 90%. Sin ser tan optimistas, teniendo en cuenta que en la eficiencia del transmisor polar influye notablemente la rama AM, se podría obtener eficiencias superiores al 50%, con eficiencias del convertidor DC/DC y del amplificador de RF cercanas al 80%

2.5. Técnicas de Linealización de Amplificadores de Potencia en RF

2.5.1 Alimentación variable dependiente de la Envolvente: Envelope Tracking

Las técnicas de seguimiento de envolvente se basan en variar la tensión de drenador (y en algunos casos de puerta) del transistor del amplificador de potencia, de modo que esta polarización variable se ajuste al nivel de la envolvente de la señal a amplificar [8], evitando la degradación brutal de la eficiencia que se produce cuando dichas condiciones se mantienen fijas, razón por la cual vienen recabando cada vez mayor atención en los mundos académico e industrial.



Figura 2.6. Arquitectura del transmisor ET

2.5.2 Eliminación y Restauración de la Envolvente

Una técnica clásica para mejorar la linealidad de los amplificadores de potencia en modo conmutado es la "Eliminación y Restauración de la Envolvente", o EER. Esta técnica aprovecha las condiciones de operación en máxima eficiencia de los amplificadores (en este particular más o menos en la línea del LINC).

El transmisor propuesto inicialmente por Kahn [1], cuyo esquema general se muestra en la figura 2.7, elimina la envolvente de la señal mediante un limitador, obteniendo así una portadora modulada en fase con amplitud constante. Esta componente es amplificada hasta el nivel de potencia deseado mediante un amplificador clase C.

Simultáneamente, detecta la envolvente, obteniendo la componente de amplitud, y la amplifica con un amplificador de potencia de audio frecuencia.



Figura 2.7: Arquitectura del transmisor EER propuesta inicialmente por Kahn en [1]

La información de amplitud y fase son amplificadas de forma separada y luego se recombinan para restaurar la deseada señal de salida.

La solución empleada para recombinar las componentes de amplitud y fase es usar un amplificador de potencia conmutado. La envolvente de la señal de salida de este tipo de amplificadores es directamente proporcional a su tensión de alimentación. La componente de fase y la envolvente pueden recombinarse si la señal de fase es aplicada a la puerta del transistor y la señal de amplitud (baja frecuencia) directamente modula la alimentación de drenador.

En una implementación moderna, tanto la envolvente como la portadora modulada en fase son generadas por un Procesador Digital de Señal (DSP).

La principal ventaja de esta técnica EER es que el amplificador siempre opera como un eficiente amplificador en modo conmutado. Esto es, el sistema EER puede linealizar el amplificador conmutado sin comprometer su eficiencia.



Figura 2.8. Eliminación y Restauración de la Envolvente.

También se puede llegar a la conclusión de que para tener una mayor eficiencia total, no sólo el amplificador de potencia debe trabajar en modo conmutado, sino también la etapa moduladora, como se muestra en la figura 2.8.

$$\eta_T = \frac{P_{out}}{P_{DC}} = \frac{P_{out}}{P_{dc}} \cdot \frac{P_{dc}}{P_{DC}} = \eta_{PA} \cdot \eta_{AM}$$
(2.3)

2.5. Referencias

- [1] L. R. Kahn, "Single-Sideband Transmission by Envelope Elimination and Restoration", Proc. IRE, vol. 40, no. 7, pp. 803-806, Julio 1952.
- [2] F. H. Raab, "Intermodulation Distortion in Kahn-Technique Transmitters," IEEE Trans. on MTT, vol. MTT-44, no. 12, pp. 2273-2278, Diciembre 1996.
- [3] D. Milosevic, J. van der Tang and A. van Roermund, "Intermodulation Products in the EER Technique Applied to Class-E Amplifiers," Int. Symp. on Circuits and Syst. Dig., vol. I, pp.637-640, Vancouver, Mayo 2004.
- [4] I. Kim, J. Kim, J. Moon, J. Kim, B. Kim, "Hybrid EER Transmitter using Highly Efficient Saturated Power Amplifier for 802.16e Mobile WiMAX Application," *IEEE MTT-S Microwave Symp. Dig.*, Boston, USA, pp. 1385-1388, June 2009.
- [5] I. Omura, W. Saito, T. Domon, K. Tsuda, "Gallium Nitride Power HEMT for High Switching Frecuency Power Electronics" IEEE, 978-1-4244-1728-5/07/2007.
- [6] Yang Gao, Alex Q. Huang "Feasibility Study of AlGaN/GaN HEMT for Multimegahertz DC/DC Converter Applications", North Carolina State University, IEE, 1-4244-0449-5/06/2006.
- [7] M. de las Nieves Ruiz Lavín "Convertidor resonante de potencia en RF sobre tecnología GaN HEMT", Proyecto fin de carrera, Universidad de Cantabria, 2010.
- [8] D. F. Kimball, J. Jeong, et al., "High-Efficiency Envelope-Tracking WCDMA Base-Station Amplifier Using GaN HFETs," *IEEE Trans. Microwave Theory and Techniques*, Vol. 54, No. 11, pp. 3848-3856, Nov. 2006.

3

Fundamentos del Amplificador conmutado Clase E y del Convertidor DC/DC

A continuación se exponen detalladamente los fundamentos teóricos que describen el funcionamiento de un amplificador clase E, así como una descripción teórica del convertidor DC/DC.

Estos desarrollos teóricos nos proporcionan las ecuaciones que posteriormente utilizaremos para el diseño tanto del amplificador como del convertidor estudiados en este proyecto.

3.1 Características de los amplificadores de potencia

3.1.1 Introducción a los Amplificadores de Potencia

Como hemos visto en el capítulo anterior, en la etapa de modulación de un transmisor polar se utiliza un amplificador de potencia de alta eficiencia.

Los amplificadores de potencia proporcionan ganancia en tensión y ganancia en corriente. Su principal función es convertir la potencia de DC en potencia de RF y amplificar la señal de RF de entrada, como se muestra en la figura 3.1:



Figura 3.1: Potencias en un amplificador de potencia de RF

3.1.1.1 Parámetros significativos de los Amplificadores y Convertidores de Potencia

<u>Eficiencia</u>

La eficiencia de este proceso de amplificación se puede expresar en varios términos:

- Eficiencia de drenador (η_D)
- Eficiencia de potencia añadida (PAE).
- Eficiencia total (η).

La eficiencia en drenador, también conocida como eficiencia de conversión DC-RF, representa en qué medida la potencia de DC se convierte en potencia de salida de RF. Se puede obtener con la siguiente expresión:

$$\eta_D = \frac{P_{outRF}}{P_{inDC}} \tag{3.1}$$

La eficiencia de potencia añadida (PAE, Power-Added Efficiency) considera además la ganancia del amplificador, definiendo la eficiencia como la diferencia de potencia de RF entre la salida y la entrada dividida entre la potencia de DC:

$$PAE = \frac{P_{outRF} - P_{inRF}}{P_{inDC}} = \frac{P_{outRF} \cdot \left(1 - \frac{P_{inRF}}{P_{outRF}}\right)}{P_{inDC}} = \frac{P_{outRF}}{P_{inDC}} \cdot \left(1 - \frac{1}{G}\right) = \eta_D \cdot \left(1 - \frac{1}{G}\right)$$
(3.2)

- Si la ganancia es elevada PAE $\cong \eta$.
- Si la ganancia es pequeña, la PAE sería bastante inferior a η .
- En condiciones de operación con G<1, la PAE <0.

Según el principio de conservación de la energía, la diferencia $(P_{DC}+P_{IN})-P_{OUT}$ tiene que aparecer como potencia eléctrica entregada a la carga en los armónicos o potencia disipada en forma de calor.

$$P_{inRF} + P_{inDC} = P_{outRF} + P_{dis}$$

Según esta ecuación:

$$PAE = \frac{P_{outRF} - P_{inRF}}{P_{inDC}} = \frac{P_{inDC} - P_{dis}}{P_{inDC}} = 1 - \frac{P_{dis}}{P_{inDC}}$$
(3.3)

Para maximizar la PAE debemos reducir la potencia disipada. Con ello, la mejora en la eficiencia del amplificador se traduce no solo en disminución del consumo sino también en la relajación de los requisitos de ventilación.

Finalmente, la eficiencia completa compara la potencia total recibida por el amplificador (RF+DC) con la potencial total entregada a la salida. Se expresa de la siguiente manera:

$$\eta = \frac{P_{outRF}}{P_{inRF} + P_{inDC}} = \frac{\eta_D}{\frac{\eta_D}{G} + 1}$$
(3.4)

Linealidad

La linealidad de un amplificador da una idea de la capacidad del dispositivo para reproducir correctamente en la salida la amplitud y la fase de la señal de entrada.

Es decir, el dispositivo es lineal a la frecuencia de trabajo si la amplitud de la señal de salida varía linealmente con la amplitud de la señal de entrada, y además, la diferencia entre la fase de la señal de salida y la de la señal de entrada permanece constante.

Cuando el dispositivo es no lineal, la señal de salida aparece distorsionada: la amplitud de salida se comprime y la fase deja de ser constante.

La linealidad es función de la porción de tiempo que el amplificador permanece en la región de funcionamiento lineal, mostrada en la figura 3.2:



Figura 3.2: Curvas características I-V de un transistor FET

La no linealidad de la amplitud suele provocar mayor distorsión que la variación de fase. El comportamiento no lineal provocado por la compresión de la ganancia se da cuando la amplitud de la señal de entrada al amplificador es tan grande que satura al dispositivo. La variación de la fase de la señal de salida también es función del grado de saturación. Por lo tanto, la distorsión de la señal es más significativa a medida que el amplificador se aproxima a la zona de funcionamiento en saturación.

En la figura 3.3 podemos observar la variación de la ganancia de compresión y de la fase en función de la potencia de entrada:



Figura 3.3: Ganancia de compresión y variación de fase debidas a la saturación de un amplificador de potencia

Para obtener una amplificación lineal, el nivel pico de potencia debe mantenerse dentro de la región lineal del amplificador, y evitar así los efectos no deseados debido a

las no linealidades. En consecuencia si se pretende una amplificación lineal, la opción más común consiste en trabajar lejos del punto de compresión y en consecuencia la eficiencia del amplificador de potencia disminuye.

Cuando amplificamos señales de amplitud constante no nos influye la no linealidad del amplificador de potencia. Esto es debido a que la saturación del amplificador es función de la amplitud de la señal de entrada, por lo que, si ésta se mantiene constante, la saturación también se produce a un nivel constante y la ganancia del amplificador no varía.

3.1.1.2 Comportamiento No Lineal del Amplificador

El amplificador de potencia cuando trabaja en zonas de alta eficiencia energética, es decir, cerca del punto de compresión, se comporta como un dispositivo altamente no lineal. La no linealidad del amplificador de potencia provoca distorsión en la señal de salida.

Un modelo simplificado del amplificador de potencia, sin tener en cuenta efectos de memoria, relaciona la señal de salida con la de entrada a través de un polinomio de grado N como muestra la ecuación siguiente:

$$V_{out}(t) = G_V \cdot V_{in}(t) + k_2 \cdot V_{in}^2 + k_3 \cdot V_{in}^3 + \dots + k_N \cdot V_{in}^N(t)$$
(3.5)

Si consideramos únicamente los tres primeros términos, el primero corresponde al término lineal de ganancia por la entrada. El segundo término es proporcional al cuadrado de la tensión de entrada y provoca la distorsión armónica de segundo orden. El tercer término, que es proporcional al cubo de la tensión de entrada, es la causa de la distorsión de intermodulación o de tercer orden.

En la señal de salida tendremos armónicos y productos de intermodulación no deseados debidos, por ejemplo, a los efectos no lineales de los términos segundo y tercer orden del polinomio. Pueden identificarse componentes en banda y fuera de la banda de frecuencias de la señal original, como la distorsión armónica de 2° y 3^{er} orden y la distorsión de intermodulación de 2° y 3^{er} orden.

La distorsión armónica puede eliminarse mediante filtrado, pero no ocurre así con la distorsión producida por los productos de intermodulación en banda, ya que las frecuencias aparecen demasiado cerca de las frecuencias de la señal.

3.1.2 Amplificador Clase E

Los amplificadores de potencia se dividen en diferentes clases en función del punto de operación del dispositivo dentro de la recta de carga dinámica. La elección de este punto causa que el dispositivo activo no esté, necesariamente, conduciendo durante el ciclo completo de una señal sinusoidal. De hecho, sólo lo hace en los denominados clase A. En el resto, sólo conduce durante un número determinado de grados del ciclo de la señal de entrada.

Un amplificador clase E tiene un transistor conmutado conectado a una red de carga pasiva.

En general, todos los amplificadores que trabajan en régimen de saturación, como el clase E, son extremadamente no lineales, y los armónicos generados aparecen en su salida, donde deben ser convenientemente filtrados. En contra partida, el rendimiento de estos amplificadores es muy alto, pudiendo superar el 90%, y en condiciones ideales, un 100%.

Su alta eficiencia se debe a que funciona como un interruptor (conectado a una fuente de corriente constante) que evita las pérdidas de potencia mediante la carga y descarga del condensador del que dispone, alcanzando así mejores valores de eficiencia en alta frecuencia que un clase D.

Actualmente, las topologías clase E están consideradas como la mejor opción en amplificadores de potencia para sistemas inalámbricos.

El descubrimiento del amplificador clase E es relativamente reciente (N.O. Sokal y A.D. Sokal, 1975 [1]) (véase figura 3.4), pero quedó relegado, hasta que, alrededor de los años 90, el despliegue de la telefonía móvil requirió de amplificadores de altísima eficiencia para economizar batería. Se caracteriza por el empleo de un único dispositivo activo.



Figura 3.4: Circuito de alta eficiencia clase E original

Lb se comportará como una inductancia infinita con el fin de considerar la rama del dispositivo de carga como una fuente de corriente continua.

La red resonante de salida incluía, como principal innovación, una capacidad en paralelo con el dispositivo. Esta capacidad será aportada de manera externa, o bien estará constituida, en parte o completamente por la capacidad parásita de salida del dispositivo. En los amplificadores de clase E la eficiencia teórica alcanzable es del 100%.

Sus ventajas principales son, además de su mayor eficiencia, la mayor fiabilidad, la reducción del tamaño y del peso de los equipos y sobre todo, su diseño predecible y consistente gracias a la existencia de procesos de diseño claros y definidos. Han sido utilizados en algunas estaciones transmisoras y aplicaciones satelitales donde la eficiencia es un aspecto fundamental. Hoy en día se van incorporando con frecuencia a los esquemas transmisores condicionados por la eficiencia.

3.1.2.1 Análisis del Circuito Clase E Original

Un amplificador de potencia que trabaja con una eficiencia del 75% puede entregar tres veces más potencia que otro que lo haga con un 50% de eficiencia utilizando el mismo dispositivo, si la potencia de salida está limitada por la disipación térmica en los transistores. La topología del amplificador en modo conmutado clase E se analiza en este apartado desde el punto de vista de la alta eficiencia, según el estudio realizado en [2].

El amplificador clase E es un circuito resonante en modo conmutado en el cual el producto de la tensión y la corriente en el dispositivo conmutador es idealmente nulo en todo momento. El transistor actúa como un interruptor, y el circuito que lo acompaña ha de ser debidamente diseñado para procurar un funcionamiento clase E.

En bajas frecuencias, estos circuitos han conseguido eficiencias de hasta el 96%. Idealmente, la eficiencia sólo está limitada por la resistencia de saturación drenadorfuente del transistor, y por las propiedades de sus elementos parásitos. Las reactancias parásitas del elemento activo están incluidas en el diseño del circuito sintonizado por lo que no degradan las prestaciones del amplificador. La capacidad C_s en el circuito mostrado a continuación puede representar la capacidad de salida intrínseca del transistor, mientras que parte de la inductancia L estaría relacionada con el efecto del empaquetado del transistor.

Para analizar el circuito clase E se realizan varias suposiciones:

• El "duty cycle" usado en este análisis es del 50%, por lo que el conmutador está en estado ON durante medio periodo y en estado OFF durante el otro medio. Este valor es el que produce un funcionamiento óptimo.

- El dispositivo conmutador tiene una resistencia en estado ON, R_{ON} que idealmente será nula, e infinita en estado OFF, R_{OFF}. En la práctica se debe asegurar que la resistencia ofrecida por el dispositivo cuando se encuentra en abierto sea lo suficientemente alta, y que la resistencia parásita que ofrece cuando se encuentra en corto sea lo más pequeña posible. El condensador C_s, para un diseño de frecuencia máxima, consiste únicamente en la capacidad parásita de salida del transistor, la cual se asumirá como lineal en este análisis. En la práctica, la capacidad C_s es a menudo no lineal, y cambia en función del voltaje aplicado.
- La corriente que circula a través de la carga será idealmente sinusoidal a la frecuencia fundamental de trabajo, y la corriente que fluye por la bobina de choque L_b se asume constante (I_{ds}). Se aplica, por tanto, una corriente equivalente a través de la capacidad de conmutación, que se compone de un nivel constante (DC) más una sinusoide (RF).

La solución exacta de este circuito en el dominio del tiempo, aun asumiendo elementos ideales y C_s lineal, requiere la solución de un sistema de ecuaciones diferenciales de tercer orden variante en el tiempo pero, con las aproximaciones supuestas anteriormente, se reduce a un sistema de primer orden variante en el tiempo, como muestra la Figura 3.5:



Figura 3.5: Circuito de alta eficiencia clase E asumiendo corriente sinusoidal en la carga

El conmutador puede estar en estado ON (Cerrado) o en OFF (Abierto). A continuación se analizan los estados que tiene el conmutador:

• Conmutación de ON (Cerrado) a OFF (Abierto).

En el instante en que el conmutador pasa a estado ON, la corriente que lo atraviesa es cero, pero en el instante en que conmuta a estado OFF se produce un salto o discontinuidad de la corriente que circula por el conmutador al transferirse la corriente del interruptor a la capacidad en paralelo.

Este salto de intensidad causará pérdidas que aparecerán en cualquier inductancia parásita entre el conmutador y el condensador. En el caso aquí presentado, donde C_s es la capacidad parásita interna de un transistor, esta inductancia está minimizada. Si se utiliza alguna capacidad externa, como es el caso habitual, entonces, cualquier inductancia parásita entre el transistor y la capacidad provoca una pérdida de energía de:

$$Perdidas = \frac{1}{2} \cdot L \cdot i^2 \tag{3.6}$$

Que se produce cada periodo de conmutación en la inductancia parásita.

• Estado ON (Cerrado)

Cuando el interruptor está cerrado (ON) y suponiendo que la resistencia en conducción R_{ON} es ideal (R_{ON} =0), no hay tensión entre sus terminales y una corriente sinusoidal (más una componente de continua) fluye por él.

Por otro lado, suponiendo que su resistencia no es ideal sino que se trata de unas décimas de ohmio tenemos unas pérdidas debido a la disipación de potencia en la resistencia. A estas pérdidas se las denomina pérdidas de conducción.

$$P\acute{e}rdidas_{conducción} = \frac{1}{2} \cdot I_{DS}^2 \cdot R_{ON}$$
(3.7)

• Estado OFF (Abierto)

Cuando el conmutador está en OFF, la corriente sinusoidal continúa circulando, pero ahora lo hace a través de la capacidad en paralelo al interruptor.

$$C_s \cdot \frac{\partial V_s}{\partial t} = I_{ds} \cdot (1 - a \cdot \sin(w_s \cdot t' + \varphi))$$
(3.8)

Que integrando resulta:

$$V_S(t) = \frac{I_{ds}}{C_s} \cdot \int_0^t (1 - a \cdot \sin(w_s \cdot t' + \varphi)) \cdot dt'$$
(3.9)

Aplicando la primera ecuación se resuelve la integral anterior, resultando:

$$V_{s}(t) = \frac{I_{ds}}{w_{s} \cdot C_{s}} \cdot \left(w_{s} \cdot t + a \cdot (\cos(w_{s} \cdot t + \varphi) - \cos\varphi)\right)$$
(3.10)

Ya se pueden determinar a y ϕ :

$$a = \sqrt{1 + \frac{\pi^2}{4}} \cong 1.862 \tag{3.11}$$

$$\varphi = -\tan^{-1}\left(\frac{2}{\pi}\right) \cong -32.48^{\circ} \tag{3.12}$$

Es necesario recordar que estas constantes son válidas para cualquier circuito clase E de elevado factor de calidad, con una capacidad en paralelo con el conmutador. Ya se saben, por tanto, las tensiones y corrientes en el conmutador:

$$V_{s}(t) = \begin{cases} \frac{I_{ds}}{w_{s} \cdot C_{s}} \cdot \left(w_{s} \cdot t + a \cdot (\cos(w_{s} \cdot t + \varphi) - \cos\varphi)\right) & 0 \le w_{s} \cdot t \le \pi \\ 0 & \pi \le w_{s} \cdot t \le 2 \cdot \pi \end{cases}$$

$$V_{s}(t) = \begin{cases} 0 & 0 \le w_{s} \cdot t \le \pi \\ I_{ds} \cdot (1 - a \cdot \sin w_{s} \cdot t + \varphi) & \pi \le w_{s} \cdot t \le 2 \cdot \pi \end{cases}$$

Si se representan estas formas de onda, serían como se muestran en la figura 3.7:



Figura 3.6: Formas de onda teóricas de la tensión y la corriente en un conmutador clase E

• Conmutación de OFF (Abierto) a ON (Cerrado)

Cuando el conmutador está abierto el condensador se carga y en el momento en que pasa de estado OFF a ON la energía almacenada en el condensador se disipa por la resistencia R_{ON} . Estas pérdidas se denominan pérdidas de conmutación que ocurren siempre que se cierra el circuito, esto ocurre durante un pequeño instante en cada periodo.

$$P\acute{e}rdidas_{conmutación} = \frac{1}{2} \cdot f \cdot C_{OUT} \cdot V_{DD}^{2}$$
(3.15)

Para garantizar un modo de operación clase E es necesario imponer ciertas condiciones de contorno sobre $v_s(t)$, como que el condensador C_s permanezca descargado en los cambios de estado del conmutador, de ON a OFF y viceversa, y procurar transiciones suaves en la forma de onda de la señal.

Estas condiciones para el clase E son:

✓ ZVS (Zero Voltage Switching) [Conmutación a tensión cero]:

$$V_{DS}(t = t_{ON}) = 0 (3.16)$$

✓ ZDS (Zero Derivate Switching) [Conmutación de derivada cero]:

$$\frac{\partial V_{DS}(t)}{\partial t} | t = t_{ON} = 0$$
(3.17)

La primera de las dos condiciones evita que el condensador se cortocircuite en los cambios de estado del conmutador y la segunda asegura transiciones suaves en dichos cambios de estado.



Figura 3.7: Formas de onda de tensión y corriente en estado OFF y ON respectivamente [3]

La forma de onda de la corriente en el estado ON es aproximadamente sinusoidal. Esto se consigue si el factor de calidad del circuito resonante es alto $(Q_L \ge 2.5)$.

En cuanto a la tensión en estado OFF queda determinada por la caída en el condensador. Es precisamente con esta capacidad que se consiguen las condiciones de ZVS y ZDS.

Para lograrlas, la impedancia vista desde el paralelo entre el condensador y drenador hacia el circuito resonante debe ser inductiva.

En estas condiciones se ha demostrado que el inversor es visto por su fuente como una carga de valor:

$$R_{dc} = \frac{1}{\pi \cdot w \cdot C_{out}} \tag{3.18}$$

Es interesante saber cuánta corriente I_{DS} se genera para una tensión dada V_{DS} , y viceversa:

$$V_{ds} = \frac{1}{T_s} \cdot \int_0^{\frac{T_s}{2}} V_s(t) \cdot dt = \frac{1}{\pi} \cdot \frac{I_{ds}}{w_s \cdot C_s}$$
(3.19)

$$I_{ds} = \pi \cdot w_s \cdot C_s \cdot V_{ds} \tag{3.20}$$

Si se asume que el valor mínimo de C_s es la capacidad parásita del dispositivo, y que, a una determinada frecuencia, un dispositivo con una capacidad C_s dada, debe operar con una tensión de alimentación V_{DS} suficientemente elevada y función de las características del elemento activo, las expresiones anteriores tienen importantes implicaciones en circuitos clase E prácticos de microondas.

Una vez establecidas w_s , C_s y V_{DS} , el dispositivo debe estar habilitado para manejar la corriente máxima requerida, cuya expresión puede verse a continuación.

$$I_{max} = (1+a) \cdot I_{ds} \cong 2.86 \cdot I_{ds}$$
(3.21)

Si el dispositivo no puede soportar esta corriente será imposible conseguir un circuito clase E de comportamiento ideal a esta frecuencia.

Un valor orientativo de la frecuencia máxima de operación se da en la siguiente expresión:

$$f_{max} = \frac{I_{ds}}{2 \cdot \pi^2 \cdot C_s \cdot V_{ds}} = \frac{I_{max}}{C_s \cdot V_{ds}} \cdot \frac{1}{2 \cdot \pi^2 \cdot (1+a)} \cong \frac{I_{max}}{56.5 \cdot C_s \cdot V_{ds}}$$
(3.22)

Para mayores tensiones de polarización de drenador, la frecuencia máxima de operación se reduce de forma proporcional. Por encima de esta frecuencia, el circuito no puede funcionar como un clase E ideal. Sin embargo, se puede conseguir un funcionamiento aproximado al ideal, a costa de una ligera degradación de la eficiencia máxima obtenida.

Lo anterior también implica que, dadas diversas tecnologías (MESFET, HEMT, HBT) y utilizando determinados procesos de fabricación, se consigan diferentes rendimientos en el aspecto de potencia de salida máxima en función de la frecuencia, para un circuito clase E.
Observando la componente de DC de $v_s(t)$, se obtendrá una expresión que describe los parámetros de continua del circuito clase E (V_{DS} e I_{DS}).

En cambio, si se estudia la componente a la frecuencia fundamental de $v_s(t)$, se obtiene información acerca de las impedancias complejas en RF del circuito. Esto puede ser, por tanto, utilizado para encontrar ecuaciones de diseño para los elementos de la red de carga.

Las componentes frecuenciales de los armónicos superiores, presentes en el voltaje del conmutador, no serán consideradas para este análisis de primer orden. Sin embargo, se supondrá que la red de carga tiene una impedancia casi infinita a estos armónicos superiores y, por lo tanto, la corriente que fluye por el conmutador para los armónicos superiores deberá tender a cero.

La componente fundamental de la corriente en la carga i_{net1} es conocida, pero la componente fundamental de la tensión en la carga v_{s1} debe ser hallada mediante el uso de series de Fourier, dado que $v_s(t)$ es una función periódica.

Por lo tanto:

$$V_{s}(t) = \sum_{n=-\infty}^{\infty} K_{n} \cdot e^{j \cdot n \cdot w_{s} \cdot t}$$
(3.23)

Dónde:

$$K_n = \frac{1}{T_s} \cdot \int_{0}^{\frac{T_s}{2}} V_s(t) \cdot e^{-j \cdot n \cdot w_s \cdot t} \cdot dt$$
(3.24)

Para n=1:

$$K_{1} = \frac{I_{ds}}{w_{s} \cdot C_{s} \cdot T_{s}} \cdot \int_{0}^{\frac{T_{s}}{2}} \left(w_{s} \cdot t + a \cdot (\cos(w_{s} \cdot t + \varphi) - \cos\varphi) \right) \cdot e^{-j \cdot w_{s} \cdot t} \cdot dt$$

$$(3.25)$$

La integral se toma sólo en la primera mitad del periodo porque $v_s(t)$ es cero en la segunda mitad del mismo. Los cálculos para resolver estas ecuaciones son tediosos, de modo que se mostrarán directamente los resultados.

$$V_{s1} = a_0 \cdot I_{ds} \cdot \sin(w_s \cdot t + \varphi_0) \tag{3.26}$$

3. Fundamentos del amplificador conmutado clase E y del convertidor DC/DC

$$i_{net1} = a \cdot I_{ds} \cdot \sin(w_s \cdot t + \varphi) \tag{3.27}$$

Donde las constantes $a_0 y \phi_0$ son:

$$a_0 = \frac{2 \cdot |K_1|}{I_{ds}} = \frac{1}{w_s \cdot C_s} \cdot \sqrt{\frac{\pi^2}{16} + \frac{4}{\pi} - \frac{3}{4}}$$
(3.28)

$$\varphi_0 = \frac{\pi}{2} + \angle K_1 = \frac{\pi}{2} + \tan^{-1}\left(\frac{2 \cdot \pi}{8 - \pi^2}\right)$$
(3.29)

El fasor impedancia de la red de carga externa puede ser ahora calculado como:

$$Z_{net1} = \frac{a_0}{a} \cdot e^{j \cdot (\varphi_0 - \varphi)} \cong \frac{0.28015}{w_s \cdot C_s} \cdot e^{j \cdot 49.0524^\circ}$$
(3.30)

Es interesante destacar que el ángulo de la impedancia de carga requerida para operar como clase E, con un condensador en paralelo al conmutador, es una constante independiente del resto de la topología del circuito.

La magnitud es directamente proporcional a la impedancia del condensador en paralelo a la frecuencia de conmutación.

Para asegurar un funcionamiento clase E, todo lo que se necesita es obtener una impedancia a la frecuencia fundamental igual a Z_{net1} , y condiciones de circuito abierto a todos los armónicos superiores, con ello se cumplen las condiciones de ZVS y ZDS.

En la Figura 3.8 se expone una topología específica para la red de carga externa:



Figura 3.8: Red de carga externa vista por el dispositivo conmutador a frecuencias de RF

Esta red satisface la condición de alta impedancia a todas las frecuencias de armónicos superiores a la fundamental, por lo que sólo importa que la impedancia de la red sea la impedancia anterior a la frecuencia fundamental. Es decir, que:

$$Z_{net1} = Z_{net} = R + j \cdot w_s \cdot L - \frac{1}{j \cdot w_s \cdot C}$$
(3.31)

Si se iguala esta expresión a la obtenida anteriormente para Z_{net1} , se obtiene una ecuación compleja con dos incógnitas, C_s y C.

$$Z_d(f) = R + j \cdot w_s \cdot L - \frac{1}{j \cdot w_s \cdot C} = \frac{0.18}{w_s \cdot C_s} + j \cdot \frac{0.21}{w_s \cdot C_s} = \frac{0.28015}{w_s \cdot C_s} \cdot e^{j \cdot 49.0524^\circ}$$
(3.32)

Para el resto de frecuencias tendríamos:

$$Z_d(K \cdot f) = \infty \qquad con K > 1$$

Esto se consigue gracias a las condiciones antes descritas de ZVS y ZDS.

Igualando las partes reales e imaginarias de ambas expresiones se obtiene:

$$C_{s} = \frac{1}{2 \cdot \pi \cdot f_{s} \cdot R \cdot \left(\frac{\pi^{2}}{4} + 1\right) \cdot \frac{\pi}{2}} \cong \frac{1}{2 \cdot \pi \cdot f_{s} \cdot R \cdot 5.447}$$
(3.33)
$$C = C_{s} \cdot \left(\frac{\left(\frac{\pi^{2}}{4} + 1\right) \cdot \frac{\pi}{2}}{Q_{L}}\right) \cdot \left(1 + \frac{\frac{\pi^{3}}{16} - \frac{\pi}{4}}{Q_{L} - \frac{\pi^{3}}{16} - \frac{\pi}{4}}\right) \cong C_{s} \cdot \frac{5.447}{Q_{L}} \cdot \left(1 + \frac{1.153}{Q_{L} - 1.153}\right)$$
(3.34)

Donde Q_L se define como:

$$Q_L = \frac{w_s \cdot L}{R} \tag{3.35}$$

Estas ecuaciones de C_s y C son expuestas de esta forma y comparadas con las ecuaciones originales. La expresión para C_s obtenida aquí es idéntica a la original, mientras que la expresión dada por Sokal para C es:

$$C \cong C_s \cdot \left(\frac{5.447}{Q_L}\right) \cdot \left(1 + \frac{1.42}{Q_L - 2.08}\right)$$
 (3.36)

Los resultados experimentales son a menudo obtenidos con un valor pequeño de Q_L.

Para diseñar un amplificador clase E utilizando esta topología se deben establecer inicialmente w_s , L y R. Estos parámetros determinan Q_L . Entonces C_s y C son evaluados utilizando las expresiones anteriores.

Sin embargo, esta topología tiene una utilidad limitada para circuitos de microondas, ya que la frecuencia, la impedancia de carga y la capacidad del conmutador no pueden ser establecidas de forma independiente.

Para un amplificador de microondas saturado, la impedancia de carga es a menudo de 50 Ω , y frecuentemente, al iniciar un diseño, ya se parte con un determinado transistor en mente, con una cierta capacidad de salida C_s.

Entonces la frecuencia de operación ω_s queda ya establecida. Para solucionar el problema de no poder establecer estos tres parámetros de forma independiente, se expone a continuación una nueva topología, propuesta para su uso en circuitos de microondas clase E.

3.1.2.2 Circuito clase E con elementos discretos L serie/C paralelo

El circuito clase E con elementos discretos L serie/C paralelo se muestra a continuación en la figura 3.9, L_b y C_b actúan como T de polarización, pero se asumirá que no afectan al comportamiento del circuito en RF de forma apreciable. A la frecuencia de conmutación, sólo L, C y R contribuyen a la impedancia de RF vista por el condensador conmutado (ver figura 3.10).



Figura 3.9. Circuito clase E con elementos discretos L serie/C paralelo.



Figura 3.10. Red de carga externa del circuito clase E con elementos discretos L serie/C paralelo, vista a la salida del dispositivo conmutador a la frecuencia de operación.

Esta impedancia es:

$$Z_{net} = R + j \cdot X_L - j \cdot X_C = j \cdot w_s \cdot L - \frac{j}{w_s \cdot C} = R + j \left(w_s \cdot L - \frac{1}{w_s \cdot L} \right)$$
(3.37)

Como anteriormente, la impedancia de la red de carga deseada a la frecuencia de conmutación es:

$$Z_{net1} = \frac{K_0}{w_s \cdot C_s} \cdot e^{j\theta} \tag{3.38}$$

$$K_0 = w_s \cdot C_s \cdot \frac{a_0}{a} \cong 0.28015 \tag{3.39}$$

$$\theta_0 = \phi_0 - \phi \cong 40.0524^{\circ} \tag{3.40}$$

Igualando las dos expresiones de Z_{net1} se obtiene una ecuación compleja con dos incógnitas, L y C. Igualando las partes real e imaginaria podemos obtener ambas incógnitas:

$$L = \frac{K_0}{w_s^2 \cdot C_s} \cdot \left(\sin \theta_0 + \cos \theta_0 \sqrt{\frac{w_s \cdot C_s \cdot R}{K_0 \cdot \cos \theta_0} - 1} \right)$$
(3.41)

$$C = \frac{1}{w_s \cdot R} \cdot \left(\sqrt{\frac{w_s \cdot C_s \cdot R}{K_0 \cdot \cos \theta_0} - 1} \right)$$
(3.42)

En esta topología, la resistencia de carga, la frecuencia de operación y la capacidad del conmutador pueden ser establecidas de forma independiente, a diferencia del circuito original clase E analizado anteriormente.

3.3 Convertidor clase E² basado en un dispositivo HEMT

3.3.1 Introducción al convertidor resonante de potencia

Siguiendo la línea de los primeros estudios realizados a finales de los 80 sobre el uso de un convertidor resonante DC/DC en alta frecuencia [1], se describe el convertidor como un sistema formado por un inversor clase E y un rectificador clase E. Estudios anteriores habían implementado el convertidor resonante con un rectificador convencional, en vez de uno clase E, obteniendo niveles bajos de eficiencia. El uso de la clase E es debido a sus características, que hacen que su funcionamiento se asemeje a un interruptor como se ha visto anteriormente, evitando la pérdida de potencia en la carga y descarga del condensador, y que favorecen que el sistema pueda proporcionar gran eficiencia en alta frecuencia gracias a forzar tanto al inversor como al rectificador a las condiciones de ZVS y ZDS. Este convertidor, clase E^2 que combina ambas topologías fue propuesto por Kazimierczuk y Jozwik [4].

La mejora del rendimiento de las fuentes de potencia de modo conmutado es el resultado directo de las altas frecuencias de conmutación utilizadas en los procesos de conversión de energía. Los mayores beneficios que se obtiene al aumentar la frecuencia de conmutación son la reducción del tamaño de los componentes de filtrado lo que se traduce en una mayor eficiencia. De este modo, se logrará aumentar la eficiencia al mejorar su componente principal, el convertidor DC/DC.

Estudios posteriores del mismo autor [5] presentan el circuito del convertidor resonante como se muestra en la figura 3.11.



Figura 3.11: Circuito del convertidor resonante DC-DC presentado por M. K. Kazimierczuk

Gracias a esta miniaturización y por consiguiente a la reducción del almacenamiento de energía utilizando componentes pasivos de menor tamaño y valor, en la actualidad, se ha despertado un gran interés en la operación de convertidores de potencia a frecuencias de conmutación más elevadas de las que se usan hoy en día.

La topología a desarrollar en este proyecto para la clase de convertidor clase E^2 es la que originalmente se propuso en [13] y se representa en la siguiente figura:



Figura 3.12: (a) Inversor Clase E. (b) Rectificador clase E (c) Circuito básico del convertidor resonante clase E² DC-DC

En la figura 3.12(a) se observa un amplificador clase E, el cuál ha sido analizado con detalle anteriormente y en [6].

El convertidor clase E^2 de la figura 3.12(c) es la combinación de un inversor clase E con un rectificador clase E síncrono.

Según hemos visto anteriormente, Lb se supone como una inductancia infinita con el fin de considerar la rama del dispositivo de carga como una fuente de corriente continua. La red de salida con un alto factor de calidad como para asegurar que la corriente que lo atraviesa sea una sinusoide a la frecuencia de conducción.

Sintonizando el circuito LC resonante ligeramente por debajo de la frecuencia de conmutación, las condiciones óptimas para un inversor son las siguientes [6]:

3. Fundamentos del amplificador conmutado clase E y del convertidor DC/DC

$$D = 0.5$$
 (3.43)

$$R_{ac} = \frac{0.1836}{w \cdot C_{out}} \tag{3.44}$$

$$X = \frac{0.2116}{w \cdot C_{out}} \tag{3.45}$$

siendo D el ciclo de trabajo de conmutación, mientras que R_{ac} y X son las componentes real e imaginaria de la impedancia óptima de funcionamiento vista por el dispositivo (incluyendo la capacitancia) a la frecuencia fundamental.

En estas condiciones se ha demostrado que el inversor es visto por su fuente como una carga de valor:

$$R_{dc} = \frac{1}{\pi \cdot w \cdot C_{out}} \tag{3.46}$$

Las condiciones óptimas para el rectificador de la figura 3.12 (b) son las mismas que para el inversor, D, X, y R_{dc} , mientras que el desplazamiento de fase requerido $\Delta \varphi$ entre puerta-fuente y drenador-fuente debe establecerse en 180° para obtener la sincronización deseada.

En el caso del rectificador su excitación en CA es una carga resistiva de valor R_{ac} (1b).

El convertidor DC/DC clase E^2 es la formación en cascada de los dos circuitos descritos anteriormente. El rectificador da la carga R_{ac} requerida por el inversor de forma que ambos puedan operar según las condiciones de funcionamiento ZVS y ZDS sin añadir ningún elemento adicional para la interconexión.

La combinación en serie de los dos circuitos resonantes formaría un circuito LC donde el valor de la reactancia debe ser:

$$2 \cdot X = \frac{0.4232}{w \cdot C_{out}}$$
(3.47)

Para un funcionamiento sin pérdidas, la tensión continua de salida sería igual al valor de polarización de entrada, mientras que la carga de DC ofrecida por el convertidor a su fuente de alimentación sería exactamente su resistencia de carga R_{dc} . Todo esto es gracias a la simetría en la topología ya que sin ella nada de esto sería posible ya que el inversor ofrece al rectificador la carga deseada y viceversa y si no hubiese simetría aunque uno de los dos ofrezca la carga correcta el otro no podría

ofrecer el valor correcto de carga. Con todo ello obtendríamos una impedancia al fundamental de:

$$Z_d(f) = R + 2 \cdot \left[j \cdot w_s \cdot L - \frac{1}{j \cdot w_s \cdot C} \right] = \frac{0.18}{w_s \cdot C_s} + j \cdot \frac{0.42}{w_s \cdot C_s}$$
(3.48)

3.4 Referencias

- [1] N. A. Sokal, A. D. Sokal, "Class-E A New Class of High-Efficiency Tuned Single-Ended Switching Power Amplifiers", IEEE Journal of Solid-State Circuits, Vol. SC-10, Nº 3, Junio 1975
- [2] T. B. Mader, Z. B. Popović, "The Transmisión-Line High-Efficiency Class-E Amplifier", IEEE Microwave and Guided Wave Letters, Vol. 5, Nº 9, Septiembre 1995
- [3] M. Niknejad. "The Class E/F Family of Harmonic-Tuned Switching Powers Amplifiers"
- [4] M. K. Kazimierczuk, J.Jozwik "Class E₂ Narrow-Band Resonant DC/DC Converters", IEEE Trans. Instrum. Meas, vol.38, no 6, pp 1064-1068, Diciembre 1989.
- [5] M.K. Kazimierczuk, "Synthesis ef phase-modulated resonant DC/AC inverters and DC/DC convertors", Julio 1992.
- [6] F. H. Raab, "Idealized operation of the class E tuned power amplifier, "*IEEE Trans. Circuits Syst.*, vol. CS-24, no. 12, pp. 725–735, Dec. 1977.

4

Diseño de un Amplificador Clase E

En este cuatro capítulo se describe paso a paso el proceso de diseño seguido para la realización de un amplificador de potencia conmutado clase E, tratándose de conseguir un funcionamiento de alta eficiencia trabajando a nuestra frecuencia de 1 GHz. Este es un largo trabajo que comprende desde las simulaciones más básicas del modelo del transistor utilizado, hasta las medidas experimentales del prototipo ya fabricado, pasando por numerosas etapas de diseño, simulación y montaje.

Para concluir el capítulo se comentan brevemente los resultados obtenidos.

4.1 Elección y verificación del modelo del transistor

La elección del modelo del transistor que se va a utilizar es de vital importancia para las posteriores simulaciones y medidas de los diseños, ya que de la validez de esta elección dependerá por completo la fiabilidad de las simulaciones que se realicen en el ordenador y que darán lugar posteriormente al circuito que será físicamente construido.

El transistor elegido para la realización del amplificador clase E es un transistor de GaN HEMT de Cree Inc. En concreto el modelo CGH60030D. Sus características más detalladas pueden consultarse en sus hojas de características en [1].

Se aproxima el funcionamiento del transistor mediante un modelo, con el cual se obtienen las condiciones de trabajo óptimas del transistor para poder conseguir su máximo rendimiento.



Figura 4.1. Modelo transistor CGH60030D

En primer lugar se consigue el valor de pinch-off, V_P , que es valor de V_{GS} que indica el comienzo de la zona de pinch-off. La mejor definición del valor de pinch-off es observando la tercera derivada o tercer armónico de la amplitud de corriente I_{DS} . En este armónico la V_P es el valor que toma la V_{GS} cuando la corriente es nula.

La tensión de pinch-off se define según la aplicación para la cual se va a utilizar el transistor. En nuestro caso se utilizará como un clase E, para ello hay que tener en cuenta que un clase E no tiene una característica lineal, es decir, que si esta en el estado OFF a partir de la tensión de pinch-off se ponga a conducir sino que cuando esta en el punto de pinch-off habría conductancia, es decir, que cuando está en pinch-off no estaría del todo en abierto.

Para utilizar el modo conmutado interesa que cuando este en el estado OFF no conduzca y en pinch-off hay algo de conductancia, por lo que es mejor trabajarle con una tensión inferior.

Con todo ello, se observa el S_{22} del transistor mientras se aumenta V_{GS} , en el borde de la carta de Smith es más o menos un abierto, en el momento que el S_{22} se mete hacia dentro de la carta ya hay conducción entre drenador y fuente y por ello se trabaja con una tensión de puerta un poco inferior. Esta tensión es la tensión de puerta más alta con la que la conductancia aún no ha empezado a crecer, es decir, que no haya conducción entre drenador y fuente. Esto determina el punto de trabajo del clase E. Una vez que se trabaja más abajo para llevarle hasta el estado ON necesito meter más potencia. Este sería el punto en que sin conducción necesitaría la menos potencia para llevarle al estado ON.



Figura 4.2. Obtención de Cout

Como se puede observar en la figura 4.2, el valor de V_{GS} es -3.4V a una V_{DD} de 28V.

Como se observa en la figura 4.1 se hace uso de la función tangente hiperbólica ya que en la realidad es muy difícil generar una señal cuadrada. Con la función tangente hiperbólica se genera una señal sinusoidal saturada lo suficiente para obligarla a moverse como una cuadrada, pero no será una señal cuadrada perfecta.

El siguiente paso será obtener los valores de los parámetros con los que haremos el modelo del transistor para disponer de un mayor conocimiento acerca del funcionamiento del transistor como conmutador. Para obtener estos parámetros hacemos uso de la herramienta Microwave Office 2011 introduciendo las siguientes ecuaciones en el simulador.

CGH60030D

Output Susceptance (Pinch--off)

Bout_die_Meas_30W = Sparam_die_Meas_pinchoff_30W:Im(YIN(2))

Output Conductance (Pinch-off)

Gout_die_Meas_30W = Sparam_die_Meas_pinchoff_30W:Re(YIN(2))

Output (OFF state) Resistance

Roff_die_Meas_30W=1/Gout_die_Meas_30W

Output Capacitance

Cout_die_Meas_30W=Bout_die_Meas_30W/(2*_PI*FREQUENCY)

Optimum Impedance and Reflection Coeff. @ f0

Zopt_die_Meas_30W=0.28015/(2*_PI*FREQUENCY*Cout_die_Meas_30W)*exp(j*49.0524/180*_PI)

Sopt_die_Meas_30W=(Zopt_die_Meas_30W-50)/(Zopt_die_Meas_30W+50)

Mag_die_Meas_30W=abs(Sopt_die_Meas_30W) Phase_die_Meas_30W=180/_PI*angle(Sopt_die_Meas_30W)

DC Resistance

Rdc_die_Meas_30W=1/(_PI*2*_PI*FREQUENCY*Cout_die_Meas_30W)

• C_{out}

A baja frecuencia C_{out} no influye nada, lo que se tiene es un abierto (R_{OFF}). Conforme aumenta la frecuencia se tiende al cortocircuito por el condensador.

Por debajo de pinch-off el S_{22} es casi igual al ideal, en el momento que el transistor empieza a conducir es el momento que la conductancia de salida tiene un aumento significativo, eso es indicativo que la admitancia de salida que esta viendo el transistor ya no es solo debida a la capacidad ahora hay además una conductancia. Por eso junto me quedo en el paso anterior para que sea solo la capacidad.

$$Y = G + j \cdot B \rightarrow C_{out} = \frac{B}{2 \cdot \pi \cdot f}$$
(4.1)

Frequency	Re(Eqn(Cout_die_M		
(GHz)	Output Equations		
1	2.7197e-012		

Figura 4.3. Valor de C_{OUT}

$$C_{out} = 2.7197 \, pF$$
 (4.2)

• R_{DC}

Si el amplificador cumple con las condiciones de ZVS y ZDS es visto por su fuente como una carga de valor R_{DC} :

Frequency	Re(Eqn(Rdc_die_Me
(GHz)	Output Equations
1	18.627

Figura 4.4. Valor de R_{DC}

$$R_{DC} = 18.627 \,\Omega \tag{4.3}$$

• R_{OFF}

Impedancia del transistor cuando su estado es abierto:

Frequency	Re(Eqn(Roff_die_M		
(GHz)	Output Equations		
1	8244.1		

Figura 4.5. Valor de R_{OFF}

$$R_{OFF} = 8244.1\,\Omega\tag{4.4}$$

• S_{opt}

Frequency	Re(Eqn(Mag_die_Me	Re(Eqn(Phase_die	
(GHz)	Output Equations	Output Equations	
1	0.66398	150.97	

Figura 4.6. Valor de S_{OP}

$$S_{opt} = 0.66398 + j \cdot 150.97 \tag{4.5}$$

- 4. Diseño de un amplificador clase E
 - Z_{opt}

La impedancia óptima que debe ver el dispositivo a la frecuencia fundamental:

Frequency (GHz)	Eqn(Zopt_die_Meas Output Equations Unitless data (Real)	Eqn(Zopt_die_Meas Output Equations Unitless data (Imag)	
1	10.744	12.383	

Figura 4.7. Valor de Z_{OPT}

$$Z_{opt} = 10.744 + j \cdot 12.383 \,\Omega \tag{4.6}$$

• R_{ON}

Impedancia del transistor cuando su estado es cerrado (ON):

$$R_{ON} = 0.55\Omega \tag{4.7}$$

Con la totalidad de los parámetros que componen el modelo del transistor se realiza una simulación barriéndose la tensión en drenador para obtener su característica I-V:



Figura 4.8. Curvas I/V del transistor CGH60030D

Una vez conocidos los parámetros del transistor realizaremos una simulación de Load-Pull, las simulaciones de Load-Pull usan sintetizadores de impedancia para variar las impedancias de entrada y salida vistas por el transistor y así medir el funcionamiento a través de la potencia reflejada y entregada, la potencia de salida, el consumo de DC, la eficiencia en potencia, los niveles de intermodulación, y otros parámetros. En nuestro caso la realizamos para observar los contornos de la eficiencia y del nivel de potencia en la salida con respecto a la impedancia de la terminación óptima.

Para realizar el barrido de la impedancia utilizamos el siguiente esquemático para el modelo del transistor con el que se va a implementar el amplificador clase E. La capacidad se añadió externamente para poder medir la corriente que atraviesa la misma.



Figura 4.9. Esquemático para la simulación Load-Pull



Figura 4.10. Círculos de eficiencia y potencia en la salida con Load-Pull Wizard

Se puede apreciar como el punto de impedancia óptima al fundamental está dentro del círculo de mayor eficiencia y el punto de mayor potencia en la salida un poco más alejado. Gracias a esto se puede asegurar que el punto de mayor potencia en la salida no implica que sea el punto donde tengamos más eficiencia y que nuestra impedancia óptima este en un punto intermedio de ellos dos.

4.2 Amplificador clase E con elementos discretos

Una vez elegido y comprobado el modelo del transistor a utilizar, llega ahora el momento de comenzar a realizar el diseño del amplificador clase E.

4.2.1 Diseño de la red de síntesis de impedancia multiarmónica

Para diseños realizados anteriormente [2] se diseñaba una red de elementos discretos L serie/C paralelo para terminar cada armónico, utilizándose un circuito resonante que se comportase como un abierto para 3f0 y otro para que se comportase como una abierto para 2f0.

El objetivo de nuestro diseño es obtener el mismo o un comportamiento aproximado al de los trabajos precedentes pero con una red de salida en drenador mucho

más simple formada únicamente por una bonina auto resonante que resuene cerca del segundo y el tercer armónico y uno o varios condensadores que nos acerquen a la reactancia deseada. Para ello se utilizan los modelos de las bobinas de Coilcraft [3] y condensadores ATC [4] proporcionados por dichos fabricantes.

En condiciones de impedancia nuestro diseño no podrá tener mejor comportamiento que los anteriores diseños ya que éstos tuvieron más elementos para forzar el abierto a 3f0 y a 2f0. Aunque las condiciones de impedancia no sean las óptimas como fueron en trabajos anteriores, es posible que se gane más al tener menos pérdidas ya que tenemos menos componentes pasivos que por no conseguir la impedancia deseada.

Gracias a esto se verá reducido el tamaño y peso del circuito por lo que mejoraremos la densidad de potencia. Además, al necesitar menos elementos las pérdidas asociadas al factor de calidad de los mismos serán inferiores.

Dentro de la simplicidad de la red se implementan dos combinaciones distintas de salida del transistor y se verá cual es la que tiene mejor comportamiento, la primera de ellas consta únicamente de una bobina y un condensador, mientras que la segunda está formada por dos condensadores y una bobina en serie más otro condensador conectado a masa.

Dichas configuraciones serían las mostradas en la figura 4.11 y la figura 4.12:



Figura 4.11. Red de salida CL



Figura 4.12. Red de salida CLC_C

Para caracterizar su comportamiento se observó que había una diferencia abismal entre lo simulado con Microwave Office con el comportamiento real en el laboratorio ya que las condiciones que se encuentran en la realidad no pueden ser simuladas debido a la simplicidad del circuito cualquier desviación en él genera una respuesta totalmente diferente a la esperada. Por ello se decidió realizar la búsqueda de las redes de síntesis de impedancia de forma práctica en el laboratorio y no de forma simulada, la cual nos permite al fundamental una respuesta y a los armónicos otra.

Así bien se implementan diferentes combinaciones de L y C para conseguir la impedancia óptima de funcionamiento al fundamental y que para los armónicos sea un abierto o lo más cercano a él.

Para saber que red se comporta mejor al fundamental se crean unas placas con ambas configuraciones. Para ello, se realiza el layout mediante el uso de la herramienta AutoCAD. Es necesario conocer cada uno de los componentes de que se dispone, ya que su tamaño o huella determina la posición de los mismos dentro de la placa que se describe a continuación, y el tipo de substrato a utilizar.

El substrato elegido es el ARLON 25N [5]. El fabricante destaca como sus principales usos las aplicaciones en sistemas wireless, como teléfonos móviles, amplificadores de bajo ruido o antenas. Sus características más importantes son las mostradas en el siguiente cuadro:

Altura del substrato (H)	760 µm
Altura de la metalización (T)	17 µm
Constante dieléctrica relativa (ε _r)	3.38
Factor de disipación (tangente de pérdidas δ)	0.0025

La placa tendrá unas dimensiones de 44 mm x 34.5 mm. Dichas dimensiones sirven como base para la realización del diseño en AutoCAD, donde después se

añadirán diferentes perforaciones para los tornillos, necesarios para su posterior fijación en una base de aluminio, de 2.5 mm de diámetro, y otras más pequeñas para asegurar un buen contacto a masa con un diámetro de 0.6 mm.

Con este substrato se consiguen unas líneas de impedancia característica de 50 ohmios de anchura 1.7 mm.

Para el montaje de este circuito elegiremos la serie Mini de Coilcraft ya que estas bobinas resuenan alrededor de nuestra frecuencia de trabajo. Para los condensadores utilizamos la serie 100B de ATC.

Para realizar estas medidas prácticas se utiliza el analizador de redes de Agilent Technologies E8364A. Antes de realizar cualquier medida es necesaria una calibración para evitar errores sistemáticos en la medida. En nuestro caso se utiliza el kit de calibración 3.5 mm del fabricante, compatible con los conectores SMA. De dicho kit se obtienen tres estándares tipo hembra con lo que se calibrarán los puertos 1 y 2 denominados TRL, (Thru, Reflect, Line) por la cual se descuenta de la medida la pérdida que aporta los cables, los conectores y las líneas de transmisión y así obtener lo que realmente se desea que es la repuesta de las redes de salida.



Figura 4.13. Medida parámetros S de la red de salida con el PNA

Teniendo en cuenta que se trabaja a la frecuencia de 1 GHz, los armónicos inmediatamente superiores se sitúan en 2 GHz y en 3 GHz, segundo y tercero respectivamente. Se realizará un barrido desde 100 MHz hasta 4 GHz para observar el comportamiento tanto del armónico fundamental como de los superiores para las dos posibilidades que se desea diseñar.

• Primer caso: Condensador + Bobina:



Figura 4.14. Layout red de salida CL

Una vez construida la placa, se prueban distintas combinaciones dentro de la misma configuración sabiendo que una bobina de mayor valor tiene su frecuencia de resonancia más baja que una de menor valor y que el condensador es el encargado de ajustar el fundamental a la reactancia que se desea.

Dichas medidas son realizadas en el analizador de redes y estudiadas en el simulador Microwave Office poniéndole 50 Ω en ambos puertos de la red.



Figura 4.15. Zopt y parámetros S₁₁ de la red CL

Observando el comportamiento de la impedancia con respecto a la frecuencia y centrándose en el valor del armónico fundamental se aprecia que la combinación más cercana a nuestra impedancia óptima es la combinación formada por un condensador de 1 pF (1R0100B de ATC) y una bobina de 12.5 nH (A04T6L de la serie Mini de Coilcraft).

Con todo ello se procede a simular el comportamiento que tendría el amplificador con la red de salida obtenida:



Figura 4.16. Transistor + Red de Salida CL

Frequency	DB(IPcomp(PORT_1	DCRF(PORT_1)	Re(Eqn(VDD_inv_E))	Re(Eqn(IDD_inv_E))	Re(Eqn(RDC_inv_E))
(GHz)	Ampl_ClassE_1GHz	Ampl_ClassE_1GHz	Output Equations	Output Equations	Output Equations
1	45.664	87.36	28	1.5063	18.589

Figura 4.17. Resultados del circuito de la figura 4.15

Con esta configuración se obtiene una η =87.36% a una tensión V_{DD} de 28 V consumiendo una corriente de 1.5 A.

Esta primera aproximación nos da unos resultados esperanzadores pero no hay que olvidar que las condiciones de la realidad son muy distintas a lo que nos pueda generar una simulación.



• Segundo caso: Condensador + Bobina + Condensador + Condensador_

Figura 4.18. Layout red de salida CLC_C

Como en el diseño anterior quien se ocupa de llevar los armónicos superiores al circuito abierto es la bobina mientras que la combinación de condensadores se ocupan de llevar la impedancia al fundamental lo más cerca posible de la Z_{opt} . El objetivo del condensador conectado a masa será el de aumentar la parte resistiva de la impedancia del montaje ya que sin ella nos encontraríamos muy lejos del objetivo a conseguir.

Una vez construida la placa, se pasó a soldar los componentes pasivos y comprobar el funcionamiento de la red de síntesis de impedancia. Al igual que en el caso anterior se probaron distintas combinaciones de componentes pasivos para conseguir la que más se acercara a nuestro objetivo de Z_{opt} .

Con la ayuda del simulador se visualiza los parámetros S obtenidos con el analizador de redes con 50 Ω en ambos puertos de la red, obteniéndose lo siguiente:



Figura 4.19. Zopt y parámetros S₁₁ de la red CLC_C

Según los resultados la combinación que más se aproxima a nuestra Z_{opt} es la combinación formada por un condensador de 8.2 pF (8R2100B de ATC), una bobina de 8 nH (A03T6L de la serie Mini de Coilcraft), otro condensador de 8.2 pF (8R2100B de ATC), y por último otro condensador a masa de 4.7 pF (4R7100B de ATC),.

Una vez elegida la red de salida del amplificador se pasó a realizar unas simulaciones con estos valores para ver una primera aproximación de la respuesta del amplificador:



Figura 4.20. Transistor + Red de Salida CLC_C

F	Frequency	DB(IPcomp(PORT_1	DCRF(PORT_1)	Re(Eqn(VDD_inv_E))	Re(Eqn(IDD_inv_E))	Re(Eqn(RDC_inv_E))
	(GHz)	Ampl_ClassE_1GHz	Ampl_ClassE_1GHz	Output Equations	Output Equations	Output Equations
	1	44.705	87.889	28	1.2006	23.322

Figura 4.21. Resultados del circuito de la figura 4.18

En este segundo diseño se obtiene una η =87.889% a una V_{DD} de 28 V, consumiendo una corriente de 1.2 A.

4.2.2 Diseño de la red de adaptación de entrada

Una vez que se ha elegido la red de síntesis de impedancia, el siguiente paso es diseñar la red de adaptación de entrada.

La adaptación de entrada se puede conseguir normalmente con una bobina en serie y un condensador a masa. Como el valor de esa bobina es tan pequeño, con un tramo de línea de transmisión es factible alcanzar el valor de la inductancia.

Al variar la posición del condensador se varía la longitud de la línea y con ello el valor de la inductancia.



Figura 4.22. Red de adaptación de entrada

4.2.4 Diseño de la red de polarización

En el diseño de un amplificador de RF se ha de tener en cuenta que no solo se trabaja con señal de RF, sino también con continua, que forma parte de la alimentación del circuito. En primer lugar no podemos dejar que se cuele la señal de continua por el circuito de RF, ya que podría afectar a los circuitos que estén conectados al nuestro. Y por otro lado, no podemos dejar que la señal de RF llegue a la parte de continua, ya que ésta se podría propagar por los cables de alimentación que debido a su longitud actuarían como antenas y estarían radiando, afectando a cualquier equipo de RF cercano.

El último paso antes de la realización del layout en AutoCAD fue diseñar la red de polarización. Lo ideal en este tipo de redes es que los condensadores en continua sean circuitos abiertos y en RF cortocircuitos, mientras que las bobinas tienen justo el funcionamiento contrario. Pero esto nunca ocurre porque los componentes no son ideales, por lo tanto se ha de escoger el valor de bobina y de condensador más elevados para que se acerquen lo más posible a ese comportamiento ideal que se desea. Sin escoger un valor demasiado grande ya que su resonancia podría desgraciar el circuito.

Por ello se debe seleccionar unos valores de C y L que tengan su frecuencia de resonancia lo más cercana a nuestra frecuencia de trabajo. Así gracias a la resonancia en paralelo de la bobina y a la resonancia en serie del condensador se obtiene el comportamiento deseado de cada uno a nuestra frecuencia.

Se selecciona el condensador de 47 pf (100B470J de ATC) y la bobina de 120 nH (1812SMS-R12 Mini de Coilcraft). Esta bobina de 120 nH es la bobina de choque para el amplificador y resuena a la frecuencia de 1.1 GHz.

Se utilizará un condensador justo en la entrada de señal RF para evitar que se introduzca al generador tensión continua y así protegerle dejando pasar la RF.

En DC se quiere aplicar tensión al dispositivo y en RF evitar que la señal se vaya por la fuente ese es el motivo de colocar la bobina de 120 nH. La misión del segundo condensador es por si la bobina deja pasar algo de señal que él se encargue de eliminarla por completo.



Figura 4.23. (a) Red de polarización de entrada. (b) Red de polarización de la salida.

En general los transistores suelen tener a más baja frecuencia más ganancia así que tienen más posibilidades de oscilar en baja frecuencia, los condensadores de la red de polarización a baja frecuencia fuerzan un cortocircuito a baja frecuencia. También evitan inestabilidades y ayudan a que no haya variaciones en la fuente de tensión. Si la fuente fuese ideal y su equivalente fuera un cortocircuito a todas las frecuencias no habría ningún problema pero esto no es así ya que la fuente es un buen cortocircuito solamente a muy bajas frecuencias, luego en el orden de kHz, MHz y más arriba tiene una impedancia que puede ser cualquier cosa que sumado a los cables y conexiones puede originar una impedancia que no le guste al transistor y pueda producir variaciones de tensión.

En la red de polarización de la etapa de entrada se añade una resistencia de valor lo más próximo a 50 Ω (se utilizó una resistencia de 51 Ω) para que el transistor vea ese valor como impedancia de puerta en baja frecuencia. Esta resistencia también protege el circuito de puerta pero si la quisiéramos para ese objetivo se podría una resistencia mayor. En drenador también se podría poner la resistencia pero se desgraciaría la eficiencia porque disiparía corriente.

Para la red de polarización de baja frecuencia se utilizan dos condensadores electrolíticos de 1 μ F y 10 μ F y tres condensadores cerámicos de 1 nF, 10 nF y 100 nF.

Se debe tener en cuenta que la puerta se polariza con un voltaje negativo así que es necesario respetar la polaridad de los condensadores electrolítico, estando la pata negativa del condensador conectada a la línea de polarización de puerta y la pata positiva a tierra. En el drenador se colocará al revés que en la puerta.

Ya que en la puerta se tendrán tensiones más bajas que en el drenador los condensadores electrolíticos de la puerta tendrán una tensión de ruptura más baja.

4.3 Fabricación del amplificador clase E

4.3.1 Realización del layout

Siguiendo los esquemas descritos de las redes de polarización de entrada y salida, así como de la red de síntesis de impedancia, se comienza el diseño del layout ya que en las simulaciones obtenemos unos resultados sobresalientes. Se debe tener en cuenta que permita modificar la posición de bobinas y condensadores en caso de ser necesario, para lograr un resultado más óptimo en el funcionamiento del sistema global. La red de síntesis de impedancia debe estar lo suficientemente cerca del transistor como para que se anulen los armónicos sin invadir el espacio necesario para las redes de salida.

Con todo ello se diseñan las implementaciones de ambos amplificadores para más tarde realizar una caracterización de ambos. Dichos diseños son los mostrados en las figuras 4.24 y 4.25.



Figura 4.24. Layout amplificador con red de salida CL



Figura 4.25. Layout amplificador con red de salida CLC_C

Por la falta de espacio en la placa, las redes de baja frecuencia se añaden externamente utilizando placas independientes al diseño realizado.

4.3.2 Montaje y modificaciones experimentales

Una vez hechos los layout de las placas, se pasó a montar y comprobar el funcionamiento de ambos amplificadores. Como anteriormente se comentó el comportamiento de estas implementaciones puede ser muy distinto a lo esperado dada la simplicidad de los diseños.

Para ambos diseños se observó que el condensador de entrada adapta mejor siendo de un valor de 10 pF (100J100B de ATC) en vez de 8,2 pF (8R2100B de ATC), por lo que fue cambiado.

En el caso de amplificador con red de salida CLC_C el diseño físico de la red de síntesis de impedancia, es decir la disposición de los componentes en la paca, no era el mismo que para el propio diseño de la red, a pesar de ser la misma configuración esta pequeña diferencia implicaba un comportamiento muy distinto a lo esperado. Se tuvo que variar los valores de los condensadores de dicha red, para obtener un comportamiento cerca de lo esperado. Así, este amplificador quedo construido con dos condensadores de 6,8 pF (6R8100B de ATC) a cado lado de la bobina de 8 nH (A03T6L de la serie Mini de Coilcraft) y un condensador de 3,3 pF (3R3100B de ATC) conectado a tierra.

A continuación se muestran unas fotografías de ambos amplificadores dónde puede verse la disposición del transistor y de los elementos pasivos que los forman. También se puede ver el tamaño que tienen dichos amplificadores.



Figura 4.26. Amplificador clase E con red de salida CL a 1 GHz



Figura 4.27. Amplificador clase E con red de salida CLC_C a 1 GHz

4.4 Medidas y caracterización de los amplificadores construidos

Llegados a este punto, se ha alcanzado el comportamiento óptimo del amplificador diseñado y construido. Es ahora el momento de caracterizarlo experimentalmente y observar su comportamiento real.

Para determinar de un modo exhaustivo el funcionamiento del amplificador de forma general, se obtendrán una serie de medidas en diversas condiciones de trabajo. Se realiza a continuación un barrido en frecuencia y un barrido en V_{DS} , cuyos resultados se muestran a continuación.

A continuación se describe el montaje que permite realizar la caracterización de los amplificadores.



Driver

Figura 4.28. Montaje para la medida del clase E



Figura 4.29. Fotografía del clase E en un momento de la medida

4.4.1 Resultados obtenidos

Recordemos del capítulo 3 que el amplificador de potencia es un transductor, conviene definir la eficiencia o el rendimiento en el proceso de conversión de la potencia de la fuente en potencia de señal en su salida:

$$\eta = \frac{P_{outRF}}{P_{inDC}} \tag{4.8}$$

Como este parámetro no tiene en cuenta la ganancia del amplificador, se prefiere utilizar una figura alternativa, la eficiencia de potencia añadida (PAE):

$$PAE = \frac{P_{outRF} - P_{inRF}}{P_{inDC}} = \frac{P_{outRF} \cdot \left(1 - \frac{P_{inRF}}{P_{outRF}}\right)}{P_{inDC}} = \frac{P_{outRF}}{P_{inDC}} \cdot \left(1 - \frac{1}{G}\right) = \eta \cdot \left(1 - \frac{1}{G}\right)$$
(4.9)

Si se tiene en cuenta la potencia de RF se obtendrá una nueva medida de eficiencia:

$$\eta_{tot} = \frac{P_{outRF}}{P_{inRF} + P_{inDC}} = \frac{\eta}{\frac{\eta}{G} + 1}$$
(4.10)

Con estas figuras de mérito se caracteriza el comportamiento de los amplificadores.

4.4.1.1 Red de salida CL

La potencia de señal se ha bajado hasta los 21dBm de entrada, obteniendo una señal de RF que viene dada por la ecuación 4.11:

$$P_{inRF} = 10^{21/10} [mW] = 0.125 W$$
(4.11)

A una señal de entrada de mayor potencia el transistor se sobresatura y su funcionamiento no es el ideal para nuestro objetivo.

Se polariza el amplificador a un voltaje de 28 V y a una V_{GS} de -3.4 V.

Con todo ello se muestra a continuación las figuras de mérito que permiten analizar el comportamiento del amplificador:



Figura 4.30. Evolución de la eficiencia del amplificador clase E en función de la frecuencia, polarizado en Vds=28 V, Vgs=-3.4 V y potencia de entrada de 21 dBm.

La evolución de la eficiencia es el factor que limita el ancho de banda. Se observa que en la mayor parte del mismo (960 MHz a 1.05 GHz), es superior al 70%, un valor más que aceptable para la aplicación de interés. Existe un deterioro significativo en el barrido de la frecuencia fuera de nuestro rango de operación.



Figura 4.31. Evolución de la PAE del amplificador clase E en función de la frecuencia, polarizado en Vds=28 V, Vgs=-3.4 V y potencia de entrada de 21 dBm.



Figura 4.32. Evolución de la ganancia del amplificador clase E en función de la frecuencia, polarizado en Vds=28 V, Vgs=-3.4 V y potencia de entrada de 21 dBm.



Figura 4.33. Evolución de la eficiencia total del amplificador clase E en función de la frecuencia, polarizado en Vds=28 V, Vgs=-3.4 V y potencia de entrada de 21 dBm.



Figura 4.34. Evolución de la potencia de salida del amplificador clase E en función de la frecuencia, polarizado en Vds=28 V, Vgs=-3.4 V y potencia de entrada de 21 dBm.

Para poder predecir el comportamiento del amplificador modulado por drenador, tal y como se usará en un transmisor polar, se realizará caracterizaciones frente a V_{DS} .



Figura 4.35. Evolución de la eficiencia del amplificador clase E en función de Vds, polarizado en Vgs=-3.4 V, f=1 GHz y potencia de entrada de 21 dBm.


Figura 4.36. Evolución de la PAE del amplificador clase E en función de Vds, polarizado en Vgs=-3.4 V, f=1 GHz y potencia de entrada de 21 dBm.



Figura 4.37. Evolución de la potencia de salida del amplificador clase E en función de Vds, polarizado en Vgs=-3.4 V, f=1 GHz y potencia de entrada de 21 dBm.

Se suele representar Pout vs Vds en un rango desde los 0 V pero para nuestra implementación el rango que se va a utilizar es desde los 18 V hasta los 32 V.

4.4.1.2 Red de salida CLC_C

La potencia de señal se ha bajado hasta los 24 dBm de entrada, obteniendo una señal de RF que viene dada por la ecuación 4.12:

$$P_{inRF} = 10^{24/10} [mW] = 0.251 W$$
(4.12)

A una señal de entrada de mayor potencia el transistor se sobresatura y su funcionamiento no es el ideal para nuestro objetivo.

Se polariza el amplificador a un voltaje de 28 V y a una V_{GS} de -3.4 V.



Figura 4.38. Evolución de la eficiencia del amplificador clase E en función de la frecuencia, polarizado en Vds=28 V, Vgs=-3.4 V y potencia de entrada de 24 dBm.

La evolución de la eficiencia es el factor que limita el ancho de banda. Se observa que en la mayor parte del mismo (935 MHz a 1.08 GHz), es superior al 70%, un valor más que aceptable para la aplicación de interés. Existe un deterioro significativo en el barrido de la frecuencia.

4. Diseño de un amplificador clase E



Figura 4.39. Evolución de la PAE del amplificador clase E en función de la frecuencia, polarizado en Vds=28 V, Vgs=-3.4 V y potencia de entrada de 24 dBm.



Figura 4.40. Evolución de la ganancia del amplificador clase E en función de la frecuencia, polarizado en Vds=28 V, Vgs=-3.4 V y potencia de entrada de 24 dBm.



Figura 4.41. Evolución de la eficiencia total del amplificador clase E en función de la frecuencia, polarizado en Vds=28 V, Vgs=-3.4 V y potencia de entrada de 24 dBm.



Figura 4.42. Evolución de la potencia de salida del amplificador clase E en función de la frecuencia, polarizado en Vds=28 V, Vgs=-3.4 V y potencia de entrada de 24 dBm.

Para poder predecir el comportamiento del amplificador modulado por drenador, tal y como se usará en un transmisor polar, se realizará caracterizaciones frente a V_{DS} , tal y como se ha realizado para el diseño anterior.

4. Diseño de un amplificador clase E



Figura 4.43. Evolución de la eficiencia del amplificador clase E en función de Vds, polarizado en Vgs=-3.4 V, f=1 GHz y potencia de entrada de 24 dBm.



Figura 4.44. Evolución de la PAE del amplificador clase E en función de Vds, polarizado en Vgs=-3.4 V, f=1 GHz y potencia de entrada de 24 dBm.



Figura 4.45. Evolución de la potencia de salida del amplificador clase E en función de Vds, polarizado en Vgs=-3.4 V, f=1 GHz y potencia de entrada de 24 dBm.

La variación de la potencia de entrada entre un amplificador y otro se debe a la adaptación de entrada, ya que la distribución física de los componentes no es exactamente igual en uno y en otro. Llegados a un nivel de potencia demasiado alto puede llegar a ser peligroso para el funcionamiento del transistor ya que con una tensión V_{GS} muy alta entra en conducción el diodo puerta-fuente y aparece corriente de DC en la puerta.

	Eff [%]	PAE [%]	G [dB]	Efftot [%]	Pout [W]
CL	81.54	81.06	22.26	81.15	21.18
CLC_C	81.08	79.99	18.74	80.21	18.78

Se realiza una tabla a modo de comparativa de ambos amplificadores:

Observando dicha tabla se observa que ambas configuraciones obtienen un nivel de eficiencia bastante aceptable por encima del 80%.

Cada una de las arquitecturas puede ser la ideal para distintos objetivos ya que como se observa en la tabla ambos tienen comportamientos eficientes pero a la vez muy dispares. La primera configuración tiene mayor ganancia y su potencia a la salida es cercana a la máxima que puede emitir el transistor. Por otro lado como se ha visto en la figura 4.38 el ancho de banda del amplificador donde su eficiencia se mantiene por encima del 70% es de 145 MHz (935MHz-1.08GHz) mientras que la otra configuración no supera los 90MHz de ancho de banda con las mismas condiciones.

Así bien, según el uso que le vayamos a dar al amplificador se podrá elegir o una configuración u otra.

4.5 Referencias

- [1] http://www.cree.com/rf/products/gan-hemts/discrete-bare-die/cgh60030d
- [2] S. Crespo Torre, "Diseño de un amplificador clase E mediante topología de parámetros concentrados de alta Q", Proyecto fin de carrera, Universidad de Cantabria, 2009.
- [3] www.coilcraft.com/smspring.cfm
- [4] www.atceramics.com/Userfiles/100b.pdf
- [5] www.arlon-med.com

5. Diseño de un convertidor DC/DC

5

Diseño de un Convertidor DC/DC Clase E²

En este capítulo se presentan las bases para el diseño del convertidor de potencia. Se recuerda que dicho convertidor está compuesto por dos transistores de alta eficiencia GaN HEMT, además de todos los elementos pasivos necesarios para formar las redes de adaptación, polarización, etc., que conforman la rama inversora Clase E, que convierte la señal continua de la entrada en señal de RF, y la rama rectificadora Clase E, que realiza el proceso contrario.

5.1 Introducción al diseño

El convertidor clase E^2 es la combinación de un inversor clase E con un rectificador clase E síncrono, como se ha visto en el capítulo 3. Una de las motivaciones de este proyecto es conseguir que la implementación en la misma placa de ambas ramas obtenga una mayor eficiencia que si se implementasen de manera independiente, mejorando la rama AM del transmisor polar, y, por tanto, obteniendo mayor eficiencia total del conjunto.



Figura 5.1. Esquema simplificado del convertidor DC/DC

La figura 5.1 muestra de una manera simplificada la unión de dos amplificadores clase E, cuyo objetivo es que funcione como convertidor de DC a DC, por lo que el primero funcionará como inversor, es decir, realizará el cambio de DC a AC, y el segundo como rectificador, efectuando el cambio de AC a DC nuevamente.

Ambas estructuras serán diseñadas sobre dispositivos GaN HEMT CGH60030D de Cree [1], observando los excelentes resultados que se han obtenido con los amplificadores del capítulo anterior. Además, esta tecnología ofrece un valor muy bajo del producto $R_{ON} \cdot C_{out}$ y tiene una tensión de ruptura elevada superior a 120V que permite paliar los problemas típicos de estrés en el dispositivo provocados por este tipo de operación.

En el capítulo anterior se ha indicado las características de dicho transistor para trabajar en las condiciones deseadas de ZVS y ZDS, éstas serán forzadas en el funcionamiento del convertidor para ambos transistores.

$$R_{OFF} = 8244.1 \,\Omega$$
 (5.1)

$$R_{ON} = 0.55 \,\Omega \tag{5.2}$$

$$C_{out} = 2.7197 \, pF$$
 (5.3)

La R_{DC} que ofrecerá el amplificador a la fuente:

$$R_{DC} = 18.627 \,\Omega \tag{5.4}$$

Recordemos que nuestra impedancia óptima al fundamental no es la misma que tendría un único amplificador ya que ahora tenemos dos circuitos resonantes en serie, la reactancia de la impedancia al armónico fundamental será el doble de la antes calculada, por lo tanto:

$$Z_{opt} = 10.744 + 2 \cdot j \cdot 12.383 \,\Omega = 10.744 + j \cdot 24.766 \,\Omega \tag{5.5}$$

5.2 Diseño del convertidor clase E2

El diseño del convertidor se realizó del mismo modo que se ha realizado el diseño de los amplificadores, comenzando con la red de interconexión.

5.2.1 Diseño de la red de interconexión.

En trabajos realizados con anterioridad se diseñó una red de interconexión multiarmónica para terminar cada uno de los armónicos [2], en nuestro caso se continúa con el objetivo de simplificar las redes lo más posible buscando el comportamiento óptimo con una red de una sola bobina autoresonante y ajustándose la capacidad cuidadosamente para proporcionar la reactancia deseada de 2.X [3] [4].

El circuito debe guardar simetría ya que en ella se basa en funcionamiento del convertidor, el inversor ofrece al rectificador la carga deseada y viceversa, si no hubiese simetría aunque uno de los dos ofrezca la carga correcta al otro éste no podría ofrecer el valor correcto de carga. Por ello se diseña una red con dos condensadores y una bobina entre ellos.



Figura 5.2. Red de interconexión CLC

Haciendo uso de la herramienta AutoCAD se diseñó una placa para observar el comportamiento de la red de interconexión y así poder elegir qué elementos pasivos formarán parte de ella.

Se utilizarán las mismas placas que para los amplificadores. Las placas tendrán unas dimensiones de 44 mm x 34.5 mm. Dichas dimensiones sirven como base para la realización del diseño, donde después se añadirán diferentes perforaciones para los tornillos, necesarios para su posterior fijación en una base de aluminio, de 2.5 mm de diámetro, y otras más pequeñas para asegurar un buen contacto a masa con un diámetro de 0.6 mm.

El substrato elegido es el ARLON 25N. Con este substrato se consiguen unas líneas de impedancia característica de 50 ohmios de anchura 1.7mm.

Para el montaje de este circuito elegiremos la serie Mini de Coilcraft [5] ya que estas bobinas resuenan alrededor de nuestra frecuencia de trabajo. Para los condensadores utilizamos la serie 100B de ATC [6].

Con el mismo modo de funcionamiento de la búsqueda de la red de síntesis de impedancia en el amplificador buscamos qué valores de dispositivos pasivos se ajustan mejor a nuestras condiciones.



Figura 5.3. Layout red de salida CLC

Con la red montada y haciendo uso del analizador de redes de Agilent Technologies E8364A se observó los parámetros S_{11} para observar el comportamiento de la reactancia de la red interconexión desde el amplificador y S_{22} para ver el comportamiento desde el rectificador. La reactancia de interconexión se ajustó cuidadosamente de acuerdo con (5.6) y (5.7) respectivamente, mientras que para el segundo y tercer armónico se intentó acercarse lo más posible a las condiciones de circuito abierto.

Con los parámetros S obtenidos del analizador de redes, el siguiente paso es observar la evolución de la impedancia con respecto a la frecuencia teniendo en sus puertos la carga deseada por cada transistor. Como se ha mencionado en el capítulo 3, el rectificador da la carga requerida por el inversor y viceversa, esta carga es de valor:

$$R_{ac} = \frac{0.1836}{w \cdot C_{out}} = R1G_{30}W$$
(5.6)

$$2 \cdot X = \frac{0.4232}{w \cdot C_{out}} \tag{5.7}$$

Para ver dicha evolución se utilizará la herramienta Microwave Office y los parámetros S obtenidos de la medida en el analizador de redes.



Figura 5.4. Respuesta del inversor



Figura 5.5. Respuesta del rectificador

En la siguiente figura se observa la evolución de la impedancia con la frecuencia como se ve en uno de los puertos cuando el otro se carga con la componente resistiva deseada.



Figura 5.6. Layout red de salida CLC

Como se puede apreciar, la impedancia a la frecuencia fundamental se ajusta a la deseada R_{ac} +j.2X, mientras que el segundo y tercer armónico están relativamente cerca del circuito abierto gracias a la capacidad parasita de la bobina.

Esta respuesta es producida por una red que consta de dos condensadores de 8,2 pF (8R2100B de ATC) y entre ellos una bobina de 8 nH (A03T6L de la serie Mini de Coilcraft).

5.2.1.1 Comportamiento del amplificador y del rectificador

Con el modelo del transistor CGH60030D y obligando al amplificador y al rectificador a las condiciones requeridas de ZVS y ZDS, se evaluó el comportamiento de ambos en términos de frecuencia de conmutación a través de simulaciones.

En las siguientes figuras se observa las formas de onda de corriente y tensión de drenador tanto para el inversor como para el rectificador, teóricamente se describe este funcionamiento en [1] y [7].



Figura 5.7. Condiciones ZVS y ZDS del amplificador



Figura 5.8. Condiciones ZVS y ZDS del rectificador

Observamos que la intensidad posee un nivel de corriente continua, esta corriente constante es la que excita al amplificador.

En el estado ON (cerrado) del conmutador se observa la corriente que fluye por el transistor mientras que la intensidad que fluye por el condensador es cero ya que el transistor se comporta como un cortocircuito y ambos están en paralelo yéndose toda la corriente por el transistor. En estado OFF (abierto) se tiene la corriente que fluye por el condensador. La continuación de ambas corrientes es la que se inyecta desde la fuente.

Como se puede observar son formas invertidas con respecto al tiempo. Cuando un transistor se encuentra en su estado de conducción, el otro no lo está y viceversa. Las condiciones de ZVS y ZVDS también se pueden apreciar en las transiciones del inversor de OFF a ON y en el rectificador de ON a OFF.

Obteniendo las condiciones de trabajo idóneas para ambos transistores se realiza una simulación del convertidor para dar una primera idea de sobre que magnitudes de eficiencia se consiguen la red interconexión diseñada.

La precisión del ángulo de desplazamiento de fase entre las señales de excitación en puerta es un aspecto crítico, este parámetro es necesario para asegurar la coherencia deseada o funcionamiento síncrono del rectificador.

Como se puede observar en la figura 5.9 se obtiene una eficiencia simulada del convertidor del 82.309% a nuestra frecuencia de 1 GHz. Esta primera aproximación es muy alentadora ya que es un valor de eficiencia bastante elevado pero hay que tener en cuenta que las condiciones en la realidad no son las mismas que en la simulación y que nuestro resultado final será menor que el simulado.



Figura 5.9. Esquema del Convertidor DC/DC

Frequency	Re(Eqn(Mn_conv_E	Re(Eqn(lin_conv_E2	Re(Eqn(Pin_conv_E	Re(Eqn(Vout_conv	Re(Eqn(lout_conv_E	Re(Eqn(Pout_conv	Re(Eqn(Eff_conv_E
(GHz)	Output Equations	Output Equations	Output Equations	Output Equations	Output Equations	Output Equations	Output Equations
1	28	1.1994	33.583	22.691	1.2182	27.642	82.309

5.2.2 Diseño de la red de polarización y red de adaptación

Tanto para la red de polarización como la red de adaptación se utilizarán las mimas redes que se han diseñado para los amplificadores. Para las entradas de puerta se utilizaran polarizadores externos de Agilent/HP ya que por una misma entrada introduciremos V_{GS} más la señal de RF.

5.3 Fabricación del convertidor clase E²

5.3.1 Realización del layout

Se ha completado el diseño del convertidor clase E^2 , por lo que el siguiente paso será su implementación. Con la herramienta AutoCAD se diseñara un layout del circuito teniendo en cuenta que debe permitir modificar la posición de bobinas y condensadores en caso de ser necesario, para lograr un resultado más óptimo en el funcionamiento del sistema global.



Figura 5.10. Layout red de salida CLC

5.3.2 Montaje y modificaciones experimentales

Una vez construida físicamente la placa se soldaron todos los componentes elegidos para nuestro diseño.

Para el montaje del convertidor DC/DC en la placa además de los componentes pasivos ya citados serán necesarios cuatro conectores SMA, dos para ambas puertas y otros dos para los drenadores y transiciones BNC para las conexiones con las fuentes de tensión.

Por último se incluyen los dos transistores de nitruro de Galio CGH60030D de 30 W, en el pedestal incluido en el centro de la base, tal y como se observa en la figura 5.11. Después de soldarlos se realiza una comprobación con el polímetro, donde se obtiene el equivalente a la tensión de un diodo entre puerta y drenador y entre puerta y fuente y una indicación de que no conduce si cambiamos los bornes de orden. Para situar los transistores en la placa se requiere en su parte inferior una pequeña islita de estaño para que no tenga contacto directo con la base de cobre, una vez situados en su posición serán conectados al circuito con cuatro hilos de bonding a cada lado.



Figura 5.11. Implementación del Convertidor DC/DC a 1GHz

En la figura anterior se muestra la implementación del convertidor DC/DC a 1 GHz, en ella se pueden observar la red de interconexión, la red de adaptación de entrada y la red de polarización.

Es importante destacar que en la red de adaptación al armónico fundamental no sólo influyen en el ajuste los valores de los componentes pasivos, sino también su

posición en el circuito, ya que la red mostrada adapta las dos ramas, tal y como se puede ver en la figura 5.11.

A continuación se muestra el esquema del montaje que se realiza para poder caracterizar el comportamiento del convertidor:



Figura 5.12. Montaje del Convertidor DC/DC para su caracterización

La señal de RF es generada por un solo generador de potencia para más tarde ser dividida externamente mediante un divisor de potencia de Anaren. La diferencia de fase entre la entrada de un transistor y otro se implementa mediante una cascada de transiciones de conectores SMA. La tensión de polarización de puerta de ambas ramas se suma a la señal de RF gracias a unas T de polarización para que ambas se introduzcan por la misma rama.

5.4 Resultados obtenidos

Una vez realizado todo el montaje se procede a realizar las distintas medidas que nos permitirán conocer con detalle los valores de eficiencia obtenidos, a qué frecuencias se mantiene esa eficiencia o cómo se comporta el convertidor cuando recibe una señal PWM, entre otros.

5.4.1 Medida de eficiencia

Uno de los objetivos principales de este proyecto es la obtención de un convertidor, formado por un sistema inversor y un sistema rectificador, que tenga una mayor eficiencia que si ambos sistemas se implementasen por separado. En este apartado se indicarán las medidas de eficiencia y los procedimientos realizados para mejorarla.

Para observar el cumplimiento de los requisitos de un buen funcionamiento se realizarán barridos con los resultados de eficiencia del convertidor.

La potencia de señal se ha bajado hasta los 24 dBm de entrada para cada rama, 27 dBm en total, obteniendo una señal de RF que viene dada por la ecuación 5.8:

$$P_{inRF} = 10^{27/10} [mW] = 0.5012 W$$
(5.8)

Introducimos esta potencia porque con más nivel de señal la fuente de puerta empieza a rectificar y es peligroso por el posible deterioro de los transistores.

La V_{GS} es de -5.8 V ya que a una tensión mayor los transistores ya tendrían conductancia. Es el comportamiento óptimo de trabajo aunque se podría poner más arriba.

Se considera eficiencia al cociente de la potencia de salida a la frecuencia fundamental entre la potencia de DC suministrada:

$$\eta = \frac{P_{outRF}}{P_{inDC}} \tag{5.9}$$

Si se tiene en cuenta la potencia de RF se obtendrá una nueva medida de eficiencia:

$$\eta_{total} = \frac{P_{outRF}}{P_{inRF} + P_{inDC}} = \frac{\eta_D}{\frac{\eta_D}{G} + 1}$$
(5.10)

Con estas figuras de mérito se caracteriza el comportamiento del convertidor DC/DC.

5.4.1.1 Barrido de la tensión de entrada

Realizando un barrido en el que se varía la tensión de drenador se obtiene la V_{DS} con la que se consigue mayor eficiencia. Los resultados del barrido de tensión de entrada, cuando la fase es óptima, se muestran en la figura 5.13:



Figura 5.13. Evolución de la eficiencia respecto a la tensión V_{DS} en el caso de fase óptima

La tensión de entrada que proporciona mayor eficiencia es 22 V, donde η = 76.34%, mientras que si buscamos la mayor eficiencia total, que tiene además en cuenta la potencia de RF (véase ecuación 5.10), la tensión es 25 V con una η_{tot} = 73.18%.

Se considera que los valores de eficiencia son bastante buenos al superar el 70% que se consigue si se implementan por separado los sistemas inversor y rectificador.

5.4.1.2 Barrido de frecuencias

Otro aspecto importante en la medida de eficiencia es conocer si se mantiene alta en un amplio rango de frecuencias de trabajo. Para comprobar dicho funcionamiento se realizan barridos, manteniendo estable la tensión V_{DS} , variando la frecuencia en pasos de 10MHz.

Realizamos una primera medida para un voltaje en drenador de 18V:



Figura 5.14. Eficiencia frente a frecuencia para V_{DS} =18 V

Se observa en la figura 5.11 que para el caso de V_{DS} =18 V se puede trabajar en un rango de hasta 90 MHz sin bajar del 70% de eficiencia. Estos resultados dan una idea de la estabilidad al sistema. El punto máximo de eficiencia se obtiene a 1 GHz de frecuencia obteniéndose un 83.74%. La eficiencia total alcanza un valor máximo de 75.64% a la frecuencia de 1 GHz.



Figura 5.15. Eficiencia frente a frecuencia para V_{DS}=22 V

Para el caso de una tensión de polarización de 22 V el rango en que la eficiencia se mantiene por encima de 70% es de 70 MHz, obteniéndose un máximo de eficiencia de 79.09% a 1 GHz. Para la eficiencia total su punto máximo es de 74.11%.

Además de obtener un ancho de banda bastante amplio éste se mantiene bastante lineal durante casi todo el intervalo en el que está por encima del 70%



Figura 5.16. Eficiencia frente a frecuencia para V_{DS} =25 V

Se ve en la figura anterior que para una $V_{DS}=25$ V se puede trabajar en un rango de hasta 50MHz sin bajar del 70% de eficiencia. Para la eficiencia a 1 GHZ se obtienen 74.47% y para la eficiencia total se obtiene 71.22 a 990 MHz.



Figura 5.17. Eficiencia yVout frente a frecuencia para V_{DS}=28 V

Se ve en la figura anterior que excitando con $V_{DS}=28$ V se puede trabajar en un rango de hasta 10MHz sin bajar del 70% de eficiencia. El punto máximo de eficiencia es de 70.34%. Para la eficiencia total 67.89%.

Como se observa en las figuras anteriores las curvas de eficiencia y eficiencia total se van a cercando en cuanto la tensión en drenador es más alto.

Con todo ello y analizando los resultados se obtiene que el comportamiento más estable del convertidor DC/DC es a una V_{DS} de 22 V ya que obtenemos un buen nivel de V_{OUT} y una eficiencia más que aceptable durante un gran ancho de banda.

5.4.2 Medida de señales PWM

Para poder comprobar la respuesta del convertidor DC/DC a distintas señales de entrada se configuran los generadores para que las entradas de fuente reciban una señal modulada por ancho de pulso. Así, fijada una frecuencia, se puede variar el ancho del pulso, y obtener el ciclo de trabajo o ciclo útil en cada caso, tal y como expresa la ecuación 5.11:

$$Duty_Clycle = \frac{\tau}{T}$$
(5.11)

Dicha ecuación expresa el ciclo útil como la relación entre el tiempo que el pulso es positivo y el período de la señal. En este caso se utilizará una señal de onda cuadrada que será visualizada en el osciloscopio.

Si se realiza la conexión de la salida del convertidor DC/DC al osciloscopio de forma directa, tal y como se venía haciendo hasta ahora, los resultados no serán los esperados, pues sólo se está considerando la potencia del fundamental de la señal de salida y no la de los múltiplos de la frecuencia de reloj, cuya potencia no es tenida en cuenta en los cálculos de eficiencia. Para resolverlo se implementa un filtro LC que permita que toda la potencia sea aprovechada.

El motivo por el cual la curva no llega hasta los valores del 10% y el 0% de ciclo útil es la precisión con la que el generador nos permite variarlo, alcanzando el 20% con un periodo de 40 µsec.

En la figura 5.18 se muestra el efecto de cambiar el ancho de pulso en la tensión de salida, obteniendo una herramienta que nos permite conocer la salida del convertidor, según el ciclo útil de la señal modulada.



Figura 5.18. Evolución de Vout y eficiencia frente al ciclo útil

5.5 Referencias

- [1] http://www.cree.com/rf/products/gan-hemts/discrete-bare-die/cgh60030d
- [2] M. N. Ruiz Lavín, "Convertidor resonante de potencia en RF sobre tecnología GaN HEMT", Proyecto fin de carrera, Universidad de Cantabria, 2010.
- [3] M. K. Kazimierczuk, J.Jozwik, "Resonant DC/DC converter with class E inverter and class E rectifier", IEEE Trans. Ind. Electron., vol 36, no. 4, pp. 468-478, Nov 1989
- [4] M. K. Kazimierczuk, J.Jozwik, "Class E₂ Narrow-Band Resonant DC/DC Converters", IEEE Trans. Instrum. Meas, vol.38, no 6, pp 1064-1068, Dec 1989.
- [5] www.coilcraft.com/smspring.cfm
- [6] www.atceramics.com/Userfiles/100b.pdf
- [7] D. C. Hamil, "Time reversal duality and the synthesis of a double class E DC-DC converter", in 21st Power Electron. Specialist Conf., 1990, pp.512-521.

6. Conclusiones y líneas futuras

6

Conclusiones y líneas futuras

En este último capítulo se exponen las conclusiones finales extraídas tras realizar este trabajo, valorando los resultados obtenidos y comparándolos con los esperados en las primeras fases de diseño, y con los obtenidos en otros trabajos similares.

6.1 Conclusiones

Llegados a este punto del diseño, montaje y caracterización tanto del amplificador clase E como del convertidor clase E^2 se realizará un breve balance de los resultados obtenidos y las conclusiones que de ellos podemos extraer.

Para el diseño del amplificador hay que recordar que está orientado a operar como etapa de modulación de un transmisor polar en la banda de 1 GHz.

Se realiza un estado del arte para comparar los resultados obtenidos con diseños realizados en otros trabajos [1], [2], [3], [4] y [5].

Frecuencia [GHz]	Clase	Pout [dBm]	Eficiencia [%]	PAE [%]	Año/Ref.
0.155	Е	39	74	-	2007 [1]
0.795	E	44.8	85.5	81.4	2009 [2]
0.8	E	46.9	87.8	80.6	2009 [3]
1	E	43.38	81.54	81.06	Este
		42.74	81.08	79.99	proyecto
1.945	E	22.8	-	82.1	2005 [4]
5.7	E	20.3	65	51.8	2006[5]

Además de realizar la comparación con frecuencias de trabajo dispares los modelos de transistores utilizados en algunos trabajos también son distintos al utilizado en nuestro diseño. En este proyecto se utilizó el transistor GaN HEMT de Cree Inc, como ya se ha visto anteriormente, mientras que en [3] se usó un transistor GaN HEMT de Eudyna.

Como se observa en el estado del arte del amplificador, se ha conseguido obtener dos amplificadores competitivos con un comportamiento parecido pero que sus diferencias hacen que cada uno sea específico para un objetivo u otro. Si su aplicación necesita de un amplificador que tenga una ganancia significativa con una eficiencia y PAE sobresalientes utilizaremos el amplificador con la red de salida CL. Si por el contrario necesitamos que el amplificador opere en un ancho de banda elevado con niveles de eficiencia por encima del 70% se elegirá el amplificador con red de salida CLC_C ya que este amplificador tienen una ancho de banda bajo esas condiciones de 145MHz mientras que el otro diseño tendrá un ancho de banda de 90MHz.

Finalmente se puede concluir que los objetivos fijados inicialmente para los amplificadores se han cumplido de manera satisfactoria, consiguiendo ambos diseños buenas prestaciones.

Para el caso del convertidor observando su estado del arte, realizando comparaciones con [6], [7], [8], [9], [10], [11], [12] y [13], se puede concluir que se obtienen unos resultados excelentes alcanzando una eficiencia de 72% cuando la tensión de entrada son 22V a una frecuencia de trabajo de 1 GHz. Además se mantiene por encima de 70% en un rango de frecuencias de más de 70MHz. También, se ha conseguido la respuesta en la salida mediante la variación del ciclo útil usando señales PWM por el generador.

Se ha logrado diseñar un convertidor como dispositivo único, aumentando la eficiencia y reduciendo el volumen que ocuparían el inversor y el rectificador implementados de forma independiente importante a la hora de ser utilizado en usos como en la rama AM del transistor polar.

Frecuencia [GHz]	Vout [V]	Pout [W]	Eficiencia [%]	Año/Referencia
0.002	7	6	84	2012 [6]
0.03	65	472	83	2010 [7]
0.03	33	220	87	2011 [8]
0.05	42	35	90	2011 [9]
0.1	23.7	1.7	55	2011 [10]
0.15	3.3	3.3	84	2012 [11]
0.78	24	11.5	72	2012 [12]
1	25	12.5	72	Este proyecto
4.5	2.15	0.053	64	1999 [13]

A continuación se proponen al lector algunas de las posibles vías de desarrollo a las que se enfrentan este tipo de tecnologías y bajo desde nuestro punto de vista cuál de esas vías son las que mayor repercusión van a desencadenar en el futuro.

6.2 Líneas futuras de trabajo

El presente proyecto ha abierto un camino bastante amplio de posibilidades, la fabricación de un componente está dividida en varias fases, desde una primera idea, pasando por la simulación hasta llegar a su fabricación y posteriormente testear sus posibilidades. Así pues, ya disponemos del componente físico al que se podrán aplicar numerosos estudios.

La línea de trabajo futura más evidente es la implementación de un transistor polar con las dos arquitecturas desarrolladas a lo largo del proyecto.

Teniendo un amplificador de potencia con más del 80% y un convertidor DC/DC implementado en la rama de modulación de amplitud con más de un 70% de eficiencia se podrá obtener un transmisor polar de excelentes prestaciones con una eficiencia del 60%, que es dónde hoy en día se encuentra el estado del arte para la eficiencia de un transmisor polar. De hecho, actualmente ya está instalada dicha configuración en el laboratorio, como se puede ver en la figura 6.1. Esta permitirá realizar medidas con distintas señales moduladas por ancho de pulso (PWM) como de dos tonos o mayor ancho de banda. Hasta incluso se probaría su funcionamiento ante una señal multinivel o multiportadora WCDMA, mucho más compleja y con más ancho de banda que las señales de dos tonos y la señal EDGE.



Figura 6.1. Arquitectura del transistor polar instalado en el laboratorio utilizando en amplificador clase E y el convertidor DC/DC diseñados e implementados en este proyecto

Otra línea futura de investigación será la de modificar la arquitectura del amplificador para desarrollar un oscilador. Colocando el oscilador en la posición del inversor en el diseño del convertidor DC/DC nos da la posibilidad de obtener un buen funcionamiento sin necesidad de excitar la puerta del inversor con una entrada de RF.



Figura 6.2. Esquema de un convertidor DC/DC utilizando un oscilador

6.3 Referencias

- [1] N. Kumar, C. Prakash, A. Grebennikov, A. Mediano, "High-Efficiency Broadband Parallel-Circuit Class E RF Power Amplifier With Reactance-Compensation Technique," IEEE Trans. Microw.Theory Tech., vol.56, no. 3, Mar. 2008.
- [2] S. Crespo Torre, "Diseño de un amplificador clase E mediante topología de parámetros concentrados de alta Q", Proyecto fin de carrera, Universidad de Cantabria, 2009.
- [3] Ahmed Al Tanany, Ahmed Sayed, Georg Boeck, "Broadband GaN Switch Mode Class E Power Amplifier for UHF Applications", 2009 IEEE MTT-S Int-Microwave Symp., June 2009, pp. 761-764
- [4] Y. Qin, S. Gan, P. Butterworth, E. Korolkiewcz, A. Samball, "Improved design technique of a broadband class-E power amplifier at 2 GHz," IEEE European Microwave Conf., Oct 2005.
- [5] R. Negra, W. Bachtold; "Lumped-Element Load-Network Design for Class-E Power Amplifiers," IEEE Trans.Microw.Theory Tech., vol.54, no. 6, June. 2006.
- [6] J. Hu, A. D. Sagneri, J.M. Rivas, Y. Han ,S. M. Davis and D. J. Perreault, "High-frecuency resonant SEPIC converter with wide input and output voltage ranges", IEEE Trans. Power Electron., vol.27, no.1, pp.189-200, Jan 2012
- [7] J. S. Glaser and J. M. Rivas, "A 500W push-pull DC-DC power converter with a 30 MHz switching frecuency", in 25th Annu. IEEE Apl. Power Electron. Conf. and Expo., Feb. 21-25, 2010, pp. 1-4.

- [8] J.M. Rivas, O. Leitermann, Y. Han and D. J. Perreault, "A very high frecuency DC-DC converter based on a class ϕ_2 resonant inverter", IEEE Trans. Power Electron. , vol.26, no. 10, pp. 2980-2992, Oct. 2011
- [9] N. Le Gallou, D. Sardin, C. Delepaut, M. Campovecchio and S. Rochette, "Over 10MHz bandwith envelope-tracking DC/DC converter for flexible high powe GaN amplifiers", IEEE MTT-S Int. Microw. Symp. Dig., Jun. 5-10, 2011, pp.1-4.
- [10] T. M. Andersen, S. K. Christensen, A. Knott and M. A. E. Andersen, "A VHF class E DC-DC converter with self-oscillating gate driver", 26th Annu. IEEE Appl. Power Electron. Conf. and Expo., Mar. 6-11, 2011, pp- 885-891.
- [11] V. Pala, H. Peng, P. Wright, M. M. Hella and T. P. Chow, "Integrated high-frecuency power converters based on GaAs pHMET: Technology characterization and design examples", IEEE Trans. Power Electron. Vol.27, no. 5, pp. 2644-2656, May 2012.
- [12] J. A. García, R. Marante, M. N. Ruiz, "GaN HEMT class E2 resonant topologies for UHF DC/DC power conversion", IEEE Trans. Microw. Theory and Techn., 2012.
- [13] S. Djukic, D. Maksimovic and Z. Popovic, "A planar 4.5 GHz DC-DC power converter", IEEE Trans. Microw. Theory and Techn., vol 47, no. 8, pp. 1457-1460, Aug, 1999.

Anexo. Artículos publicados

Anexo

Artículos publicados

A continuación se adjunta el artículo "A 1 GHz Frequency-Controlled Class E^2 DC/DC Converter for Efficiently Handling Wideband Signal Envelopes" que se ha realizado a partir de las topologías desarrolladas en este proyecto y que ha sido presentado para el IMS 2013.

A 1 GHz Frequency-Controlled Class E² DC/DC Converter for Efficiently Handling Wideband Signal Envelopes

Abstract — In this paper, a 1 GHz class E^2 DC/DC converter, implementing a frequency-modulation (FM) control, is proposed for efficiently handling wideband wireless signal envelopes. Properly terminating the inverting and rectifying GaN HEMT devices, a nearly linear output voltage versus switching frequency profile is obtained, with 70% efficiency at a voltage value 5.1 dB below the peak. Incorporating a Voltage Controlled Oscillator (VCO) and a gate-driving amplifier, the large-signal bandwidth (BW) and slew rate have been estimated to be around 20 MHz and 720 V/µSeg, respectively. The FM converter is also shown to offer a good dynamic reproduction of 6.6 dB peak-toaverage power ratio (PAPR) 2- and 4-carrier WCDMA envelope signals, with average efficiencies over 60%. Employed as envelope modulator in a pure polar architecture, handling a 5 MHz hole-punched multisine signal, a 6.7 W output power has been obtained with a global transmitter efficiency of 56%.

Index Terms — Class E, DC/DC power converter, envelope modulation, GaN HEMTs, radio transmitters, UHF circuits.

I. INTRODUCTION

In modern wireless systems, where signals are characterized by a strongly time-varying envelope, simultaneous linear and efficient amplification may be possible if properly adapting the RF power amplifier (PA) consumption to the instantaneous envelope value, either through load or bias modulation strategies [1]. In bias control architectures, the case of envelope tracking (ET), envelope elimination and restoration (EER) or hybrid ET/EER, the global efficiency is determined by the product of the figures associated to the DC-to-envelope and the envelope-to-RF power conversion processes, making the wideband envelope modulator design certainly critical.

A linear amplifier (LA) is often used in conjunction with a high-efficiency switched-mode power converter (SMPC). While the SMPC deals with the most power-significant low-frequency content of the envelope, the LA tracks the dynamics in excess of the SMPC capabilities. Split-band [2] or feedback topologies [3] have been proposed, with impressive efficiency values handling signals of up to 20 MHz. In the near future, with the increase in modulation bandwidth, the performance requirements for the SMPC will turn more and more stringent. Resonant DC/DC converters [4], implementing a low switching loss power conversion through appropriate voltage and current waveform shaping, may offer a real alternative, if designed at RF/microwave with novel switching technologies.

In this paper, a 1 GHz FM-controlled class E^2 resonant converter is proposed for efficiently handling wideband signal envelopes. Designed over RF GaN HEMT dies and using lumped element passive networks, the output voltage may be controlled with the switching frequency in a nearly linear way, while also forcing an efficiency profile approximately fitted to a real envelope statistics.

II. FM-CONTROLLED CLASS E² DC/DC CONVERTER

A double class E or class E^2 converter [5] integrates a class E inverter with a class E rectifier, forcing zero voltage and zero voltage derivative switching conditions (ZVS and ZVDS) at both devices. Due to the non-availability of fast enough high-voltage and high-current Schottky diodes, an active or synchronous (GaN HEMT-based) rectifying topology has been recently suggested for UHF frequencies [6].

A. Converter Topology and Control

At these bands, coil and capacitor parasitics should be taken into consideration in order to synthesize the required drain impedance conditions with a lumped element network. As suggested in [7], a coil with a self-resonant frequency between the second and third harmonic may force a nearly sinusoidal current flowing from the inverter output to the rectifier input. Carefully resonating it with a capacitor at a frequency below the fundamental, in such a way that a reactance value close to $0.4232/(\omega C_{out})$ is obtained, with C_{out} the transistor equivalent capacitance (2.71 pF for the employed CGH60030D die from Cree Inc.), a drain-to-source voltage waveform close to the optimum (with ZVS and ZVDS) may be shaped.

As in any class E circuit, the high Q of the detuned LC network forces a reduction in the output voltage with frequency, reason why a FM control was proposed with the original class E^2 topologies in [5]. However, if interested in a high fidelity and efficient reproduction of strongly varying envelopes, the converter profiles with frequency should be carefully adjusted as to produce a nearly linear output voltage variation together with a high efficiency (at least several dBs below the voltage peak), which is only possible if the optimum terminating conditions to the harmonics are approximated along the whole frequency band to be covered. Taking also into account the requirement for wideband operation, an ideal infinite choke [5] would not be recommended. The "DC path" should offer a small reactance to the frequency content of the envelope (avoiding undesired memory effects), while nearly open-circuit conditions to the switching, the second and third harmonic frequency bands.

Attending to these considerations, a simplified diagram of the proposed frequency-controlled converter is depicted in Fig. 1. The desired voltage variation, V_{ctrl} , is amplified and coded into the instantaneous switching frequency through the use of a wideband and highly linear VCO, ROS-1600W+, from Minicircuits. After its amplification by a gate driving stage, the signal is in-phase power divided using a commercial part from Anaren. The phase difference, required for a perfect synchronization of the rectifier, was adjusted through a length of transmission line.



Fig. 1. Simplified diagram of the FM-controlled converter. The class E^2 circuit schematic and component values are also included.

In the inset, the circuit schematic for the implemented class E^2 converter is also presented. An inductor (L₃), selfresonating around 2.3 GHz, and two capacitors (C₃) were employed to interconnect the drain terminals. Using two capacitors, not only a fine tuning is possible, but also undesired asymmetries in the termination of both devices, due to implementation parasitics, may be avoided. The ideal infinite choke in [5] was substituted by a parallel tank (L₄||C₄) resonating at the switching frequency band, in series with another L₃ inductor. High Q Air Core Spring parts from Coilcraft and 100B ATC capacitors have been employed.

B. Converter Characterization Results

The static performance of the converter was first characterized, sweeping the switching frequency through the control voltage terminal, V_{ctrl} . As observed from Fig. 2, the output voltage may be adjusted between 28 V and 4.4 V following a relatively linear law. A peak overall efficiency of 77% has been measured, in the state-of-the-art at this band, staying over 70% for a voltage value 5.1 dB below the peak.

Then, the frequency response of the converter was estimated with the aid of a network analyzer. In large signal operation, a 20 MHz 3 dB bandwidth was measured. The slew rate, characterized from the response to a step in V_{ctrl} , was around 720V/µS.



Fig. 2. Measured evolution for the output voltage (–) and overall efficiency (–) with the switching frequency.

III. REPRODUCTION OF WIDEBAND SIGNAL ENVELOPES

In order to test the dynamic capability of the FM-controlled converter for an efficient reproduction of real communication signal envelopes, 2- and 4-carrier WCDMA signals, with an original PAPR of 6.6 dB, were selected. Not having regulated the converter, a fixed load was used at its output (a CW-excited class E RF PA). The control variable was adjusted as to produce a peak output voltage of 28 V while different minima. In Fig. 3, the recovered voltage is compared in time domain with the original envelope for the widest range in each case. No digital predistortion (DPD) has been applied.



Fig. 3. Recovered output voltage when compared to the original envelope for a) 2-carrier (10 MHz) and b) 4-carrier (20 MHz) WCDMA signals.

As it can be appreciated, the converter is able of following the envelope dynamics, with a reduced range for the wider BW signal. Overall efficiency values of 60 and 63% have been measured under these highly demanding conditions (7:1 and 4:1 voltage excursions). If the output voltage is only reduced to half its peak, 14 V, the efficiency figures increase up to 68 and 67%, respectively.

The main advantages of this type of control strategy for the efficient reproduction of wideband signal envelopes, when compared to the use of pulse width modulation (PWM) over the gate driving envelope in [6], [7], are as follows:

- No reconstruction filter is needed at the converter output, as it was required in [6], [7] to extract the envelope from the rectified PWM signal. The required impedance terminations to be forced at the PWM components limit its dynamic capabilities.
- The converter efficiency does not degrade when reducing the voltage below its peak, allowing a better fit of the probability density functions (pdf) for real communication signal envelopes.

IV. FM CLASS E² CONVERTER AS ENVELOPE MODULATOR

Finally, the converter was tested in a wireless transmitting scheme. As no voltage regulation has been implemented, a pure polar architecture was selected (the DC load offered by a switched-mode RF PA keeps nearly constant over the drain biasing interval). In Fig. 4, a photograph with details of the implemented transmitter is presented. The class E RF PA, also serving as DC load in section III experiments, was designed at the same frequency and over the same die device.



Fig. 4. Photograph with details of the implemented transmitter.

Considering that an envelope null could not be obtained from the converter, a 5 MHz multisine (250 tones separated 20 kHz) was adjusted as to approximately follow the pdf of a 1carrier WCDMA signal, but with a hole in its IQ diagram. The peak-to-minimum power ratio (PMPR) resulted in 14 dB. After measuring the AM/AM and AM/PM characteristics, a simple memoryless look-up-table DPD was implemented.

In Fig. 5, the captured output signal spectrum is presented. Using a small frequency span, it is compared to the original one. The multisine is reproduced with a relatively high linearity (adjacent channel power density ratio over 40 dB). Although some residual distortion still remains, it should be taken into account that all the amplitude information is provided by the converter in this pure EER scheme. A capture from the spectrum analyzer with a wider span is also shown. No undesired out-of-band spurious components appear, as it may be the case when using a SMPC as part of the envelope modulator. Although FM-controlled resonant converters may suffer from EMI problems [5], the noise spectrum is here centered at a frequency quite over the envelope content and may be perfectly removed at the converter output.

A very high global efficiency of 56% (70% for the converter and 80% for the RF PA) has been measured at an output power level of 6.7 W. This figure may be understood as the hole-punching over the original envelope also reduces its PAPR to nearly 4 dB.



Fig. 5. Measured spectrum for a hole-punched 5 MHz multisine. In-band and out-of-band details may be appreciated.

V. CONCLUSION

A 20 MHz large-signal BW class E^2 DC/DC converter, able of efficiently reproducing wideband communication signal envelopes through FM coding, has been proposed. The dynamics of 2- and 4-carrier WCDMA envelope signals, with an original 6.6 dB PAPR, have been efficiently followed. When employed as envelope modulator in a pure polar architecture, handling a 5 MHz hole-punched multisine, a global efficiency as high as 56% has been measured. Further work would be required in the voltage regulation direction, in order to evaluate the converter performance in ET or hybrid ET/EER schemes handling higher PAPR signals.

REFERENCES

- [1] F. H. Raab, P. Asbeck, S. Cripps, P. B. Kenington, Z. B. Popovic, N. Pothecary, J. F. Sevic, and N. O. Sokal, "Power Amplifiers and Transmitters for RF and Microwave," *IEEE Trans. Microwave Theory & Tech.*, vol. 50, no. 3, pp. 814-826, March 2002.
- [2] F. H. Raab, "Split-Band Modulator for Kahn-Technique Transmitters," in *IEEE MTT-S Int. Microw. Symp. Dig.*, June 2004, pp. 887-890.
- [3] C. Hsia, A. Zhu, J. J. Yan, P. Draxler, D. F. Kimball, S. Lanfranco, and P. M. Asbeck, "Digitally Assisted Dual-Switch High-Efficiency Envelope Amplifier for Envelope-Tracking Base-Station Power Amplifiers, *IEEE Trans. Microwave Theory & Tech.*, vol. 59, no. 11, pp. 2943-2952, Nov. 2011.
- [4] M. K. Kazimierczuk and D. Czarkowski, Resonant Power Converters, Hoboken, NJ: Wiley, 2011.
- [5] M. K. Kazimierczuk and J. Joswik, "Resonant DC/DC Converter with Class-E Inverter and Class-E Rectifier," *IEEE Trans. Ind. Electron.*, vol. 36, no. 4, pp. 568-578, Nov. 1989.
- [6] R. Marante, M. N. Ruiz, L. Rizo, L. Cabria, and J. A. García, "A UHF Class E² DC/DC Converter using GaN HEMTs," in *IEEE MTT-S Int. Microw. Symp. Dig.*, June 2012, pp. 1-3.
- [7] J. A. García, R. Marante, and M. N. Ruiz, "GaN HEMT Class E² Resonant Topologies for UHF DC/DC Power Conversion," *IEEE Trans. Microwave Theory & Tech.*, vol. 60, no. 12, pp. 1-10, Dec. 2012.